Устройство цикловой синхронизации

21 УУО 5 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельствааявлено 21.11,1967 Кл, 42 тпз, 1/04 1136556/26-24 присоединением зая иПК б 061ДК 681.327.8;681,3.35(088,8) ПриоритетОпубликовано 07,Ч,19 Комитет по делам зооретеннй и открыти при Совета Министров СССРБюллетень1 та опубликования описания 9.ИШ,19 Авторы зобретення, К, Георгиев, Б. Б, Ильин и Б. П. Крысин Заявите УСТРОЙСТВО ОВ НХРОН ИЗАЦИ выход двига. строй- и пеИзвестны устройства цикловой синхронизации для систем псредачи двоичной информации, содержащие блок поиска синхроимпульса на линии задержки, циклическом счетчике и логических схемах.Предлагаемое устройство отличается от известных тем, что, с целью повышения помехоустойчивости устройства синхронизации, оно содержит блок повышения достоверности, первый вход которого подключен к выходу счетчика, второй вход которого подсоединен к выходу логических. схем, один из выходов связан с линией задержки.Другим отличием предлагаемого устройства является то, что, с целью упрощения устройства, в нем блок повышения достоверности содержит первую, вторую и третью схемы совпадения, первое и второе устройство запоминания фазы и двоичный регистр сдвига с устройством га 1 цения ранее записанного импульса новым, причем первый и второй входы блока подсоединены к первой схеме совпадения, ее выход, связанный с линией задержки, также подключен ко входам второй схемы совпадения и первого устройства запоминания фазы, выход которого связан со вторым входом второй схемы совпадения, выход второй схемы совпадения подсоединен ко входам третьей схемы совпадения и второго устройства запоминания фазы, выход которого связан с другим входом третьей схемы совпадения, которой подключен ко входу регистра сНа чертеже изображена блок-схема уства цикловой синхронизации для систе 5 редачи двоичной информации;Передающая часть устройства цикловойсинхронизации состоит из генератора 1 син.хроимпульсов и схемы 2 ИЛИ, на которую с выхода 3 генератора подается синхроим пульс, а на вход 4 поступает информационнаяимпульсная последовательность с одним свободным разрядом в каждом цикле, куда вставляется синхроимпульс. С выхода Б схемы снимается информационная импульсная последо вательность вместе с синхроимпульсом, которая направляется в канал связи. Синхроимпульс передачи также снимается с выхода 6 схемы для записи в синхронизатор передачи,Приемная часть устройства цикловой син хронизации для систем передачи двоичной информации включает в себя блок поиска синхроимпульса, состоящий из линии задержки 7 с числом двоичных разрядов У, равным числу двоичных разрядов в цикле передаваемого 25 сообщения; циклического двоичного счетчика8 емкостью У+1; триггера 9, представляющего собой вместе с выходом 10 счетчика 8 и выходом 11 линии задержки 7 логическую цепь для перевода блока поиска синхронм пульса из режима захвата информации в3режим поиска синхроимпульса; ячейки 12 И, через которую производится заполнение линли задержки 7 информационной последовательностью (в режиме захвата); ячейки И И, предназначенной для операции поиска синхроимпульса; разделительной ячейки 14 ИЛИ. Блок повышения достоверности выделения синхроимпульса состоит из логической ячейки 15 И, служащей для сравнения с сигналом в принимаемой последовательности фазы импульса, выделенного схемой и пред.полагаемого синхроимпульсом, с тремя выходами (выход 16 - для переключения ьсего устройства из режима поиска синхроимпульса в режим захвата информации после выделения первого импульса выходом 17 счетчика 8: выход 18 - для записи выделенного сипхроимпульса в устройство 19, запоминающее его фазу; выход 20, импульс которого в логической ячейке 21 И сравнивается по фазе с импульсом, выделенным в результате предшествующего анализа); устройств памяти 19 и 22, запоминающих фазу выделенных импульсов, предполагаемых синхроимпульсами; ячеек 21 и 23 И, соединенных последовательно и сравнивающих фазы импульсов, записанных в устройствах 19 и 22, с фазой вновь выделенного импульса, синхронизатора, выполненного в виде двоичного регистра 24 сдвига с числом разрядов У и устройством гашения ранее записанного синхроимпульса вновь выделенным, который переписывается в регистр и с выходов 25 может быть снят с любой необходимой для работы оконечного устройства фазой.Задачей приемной части устройства цикловой синхронизации является выделение синхроимпульса из цифровой последовательности, поступающей на его вход,Метод выделения синхроимпульса в данном устройстве синхронизации основан на выявлении корреляционных связей последовательно в каждом разряде различных циклов. Иными словами, вероятность появления импульса в любом разряде цикла отлична от единицы, кроме разряда, на котором выставляется синхроимпульс, Очевидно, что путем многократного логического умножения символов одного и того же разряда последовательно поступающих из канала связи циклов, можно добиться того, что в конце концов единица останется только в одном разряде. Эта единица будет соответствовать позиции синхроимпульса, поскольку при отсутствии помех в канале связи последний всегда находится на одном и том же разряде ряда последовательных циклов и потоке двоичной информации.Рассмотрим работу схемы.При включении передающей части устройства генератор 1 синхроимпульсов вырабатывает импульсы, следующие с частотой повгорения циклов, С выхода 3 генератора синхроимпульсы поступают на схему 2 ИЛИ. На другой вход 4 схемы 2 ИЛИ подается информационная двоичная последова гельность со свободным разрядом, в который вставляет 40 45 50 55 60 65 вательность разбита на циклы синхроимпульсом. Заметим, что в исходном состоянии ячейка 12 И подготовлена по входу 27 триггером 9. Импульсы поступают из канала связи на вход 26 схемы и подаются к ячейкам 12 и13 И. Так как ячейка И И закрыта с выхода 29 триггера 9, то импульсы проходят через ячейку 12 И, ячейку 14 ИЛИ и заполняют линию 7 задержки, имеющую емкостьА, Линия 7 задержки выполнена в виде сдвигаю- щего регистра. Импульсная последовательность, заполняя линию задержки, продвигается по ней от начала к концу, При появлении импульса на выходе 11 линии 7 задержки триггер 9 переводится в противоположное состояние. При этом триггер 9 открывает по одному входу ячейку И И, подгогавливая ее к работе, и закрывает ячейку 12 И,Б этот момент линия задержки 7 заполнена информацией, равной по объему одному циклу. Теперь схема приступает к многократному логическому умножению, о котором упоминается выше.Операцию поразрядного последовательного логичсского умножения символов каждой позиции предыдущего цикла на символы соот 2177054ся синхроимпульс. С выхода 5 схемы 2 ИЛИ информация, разбитая на циклы синхропмпульсом, поступает в канал связи, С выхода 6 генератора 1 синхроимпульсы поступают на5 передающее устройство для его фазирования,Принцип работы приемной части устройствацикловой синхронизации рассматривается ни.же.Предполагается, что в работе приемного и 10 передающего устройств рассматриваемой системы цикловой синхронизации одним из известных способов досгигнута синхронизация по тактам, Положим в начале, что схема включена, но на ее вход 26 информация не посту пает, Благодаря этому линия задержки 7 очищается от единиц. Циклический счетчик 8, имеющий емкость Л+1, считает пули. По скольку с выхода 11 линии задержки на вход счетчика 8 поступает непрерывная последова тельность нулей, то он насчитывает (Л+)нуль и возвращается в исходное состояние.Таким образом, на выходах. 10 и 18 счетчика 8 с частотой ,/Л+1 возникают импульсы (здесь- тактовая частота). Импульс с вы.25 хода 10 счетчика 8 устанавливают триггер 9так, что его выход 27 подготавливает ячейку 12 И к работе.Поскольку на вход 26 схемы информацияне поступает, то с выхода 28 ячейки 12 И 30 па схему 14 ИЛИ подаются одни нули.Противоположный (пулевой) выход 29 триггера 9 подан па вход ячейки 13 И, благодаря этому ячейка 13 И закрыта.На выходе ячейки 15 И импульсы не по являются, так как она открывается только поодному входу 17. Такое состояние схемы будем считать исходным.Пусть теперь на вход 26 схемы поступаетимпульсная последовательность. Эта последо5 10 15 20 25 30 35 40 45 50 55 60 65 ветсв ющих позиций после,1 ющсго ос щсствляет ячейка 13 И, используя в качестве сомножителей информацию, хранящуюся в линии задержки 7 и поступающую на вход 26из канала связи,Таким образом, в линии задержки после логического умножения символов, находящихсяв ней в предыдущем цле, на символы последовательности, поступающей в последуюшийцикл из капала связи, остается все меньше именьше единиц. Зта операция повторяетсядо тех пор, пока в линии задержки останетсяединствснная единица.В процессе логического умножения импульсы с выхода 11 ли.ии задержки воздействуютна циклический двоичный счетчик 8, Каждымприходящим импульсом с выхода 11 счетчиквозвращается в исходцос состояние, Емкосьсчетчика У+1. Пока в линии задержки содержится больше одной единицы, счетчик неможет насчитать Л-нулей, и сигнал на его выходе 18 отсутствует. Когда в линии задержкиостанется только одна единица, на выходе17 счетчика 8 появляется импульс, который поступает ца вход ячейки 15 И. На второйвход ячейки 15 И подается канальный импульс с ячейки 18 И, В случае их совпадения на выходе ячейки 15 И появляется импульс, который с известной достозерностыоможно считать синхроимпульсом.Очевидно, что при отсутствии помех з канале связи систему синхропизации можно было бы считать законченной циклическим счетчиком 8, и импульс на сго выходе 17 с достоверностью, равной единице, можно было быполагать синхроимпульсом. Задача достоверного выделения сицхроимпульса существенноуслокцяется цз-за наличия помех в каналесвязи. В этом случае на выходе 17 циклического счетчика 8 могут появляться импульсы,не совпадающие по фазе с переданным сицхроимпульсом. В дальнейшем будем их называть ложными синхроимпульсами. При возрастании Ошибок в канале вероягность ложного синхроимпульса увеличивается, чтО приводит к сокращени 1 о времени удержания синхронизма 1., являющегося одним из осноьныхпараметров любой системы синхронизации, Сцелью предотвращения этого устройство синхронизации дополняется блоком повышениядостоверности выделения синхроимпульса, Работа ес сводится к следующему.Импульс с выхода 18 ячейки 15 И, который предположительно считается синхроимпульсом, записывается в запоминающее егофазу устройство 19, выполненное в виде рекуррентной линии задержки с числом состоянийЛ, и остается там до прихода следующего импульса с ячейки 15 И, Одновременно импульс с выхода 1 б ячейчи 15 И подается цалинию задеряки 7 и гасит единственнуюединицу, находящуюся в ней.Таким образом, осуществляется переход части блока поиска синхроимпульса в режимзахвата новой порции информации. Действительно, благоларя тому, что находящаяся в лцц 11 ц 7 задержки сдццица поганСпа, цикличсский счетчик 8 насчитывает Л+1 нулей, и на его выходе 10 появляется импульс, который перебрасывает триггер 9. В результате ячейка 13 И закрывается, а ячейка 12 И подготавливается к работе. Линия 7 задержки заполняется новой порцией информации, цродви"ающсйся от ее начала к концу. Ячейка 12 И открыта до тех пор, пока ца выходе 11 линии задержки не появится импульс, перебрасывающий триггер 9. Триггер 9 открываст ячейку 13 И и закрывает ячейку 12 И. Схема переходит в рсяим поиска сипхроцмпульса, т. е, приступает к поразрядному логичсско 111) умгОжегно, как было Описано выше.Когда в Л 11 нии задержки 7 остацется одна единица, па выходе 17 счетчика 8 появляется импульс. Если в этот же момент на входе 80 ячейки 15 И также возникает импульс, то с ес выхода импульс поступит и на вход ячейки 21 И. Зтот яс импульс гасит единицу в лицин 7 задсркки и перезаписывается в запомина 1 ощсе устройство 19, до этого сфазироьаццос синхроимпульсом, выделенным в результате предыдущего анализа. Импульс с выхода Л запомицающсго устройства 19 подастся ца вход ячейки 21 И. Если он совпал с импульсом ца входе 20, то ячейка 21 И гсцсрцруст импульс, который записывается в запоминающее устройство 22, аналогичное с устройством 19.Запись импульса в запоьИцающее устройство 22 произойдет в результате выделения подряд двух импульсов с одинаковой фазой.Иными словами, ячейка 21 И генерируетимпульс лишь в случае, когда ца выходе ячейки 15 И выделяется импульс два раза подряд с одинаковой фазой. Зцачит, для установления ошибочной синхронизации необходимо двукратное (и подряд) выделение лояных сицхроимпульсов, обязательно соответствующих Одцсву и тому же разряду цикла.По аналогии ячейка 28 И генерирует импульс только в том случае, когда с выхода 17 счетчика 8 три раза подряд выделится импульс, соответствующий одному ц тому яе разряду в цикле,Такие узлы, т. е, запоминающее устройство19 с ячейкой 21 И и запоминающее устройство 22 с ячейкой 23 И, рсзко увеличивают отношение Р 1 г 1 Ргде Р,Т и Р, - соответственно вероятности достоверного ц ложного выдслсция сццхрОи.Пульсов. Зто соотцОИсцце на выходе 32 схемы имеет порядок (Р 1 Р)КД ла ца выходе 1 б - порядок ,Р (Р )1 Л-, гдеД лри Р, - соответственно вероятности достоверного и ложного выделения синхроимпульса схемой поиска (на выходе 17 счетчика 8). 11 аращивая количество устройств, запоминающих фазу, и ячеек И можно получить любое заданное соотношение Рд 1 Рл и, как результат, любое требуемое зцачсние среднего времени удержания синхронизма 1,.217705 Составитель В, А, СубботинРедактор С. Д, Привезенцева Текред Т. П. Курилко Корректоры:и А Б. ТюринаП, Васильева Тирак 530 Подпав оепо делам изобретений и открытий при Совете Министров СССРМосква, Центр. пр. Серова, д. 4 0:заказ 203ЦНИИПИ пография, пр. Сапунова,Прн этом, естественно, насколько возрастасг среднее время вхождения в синхронизм, однако среднее время удержания снхонизма растет неизмеримо быстрее, Таким образом, импульс на выходе 33 ячейки 23 И определястся как достоверный синхроимпульс. Он записывается в регистр 24, предварительно гася там импульс, записанный в результате предыдущего анализа, Таким образом, в регистре 24 всегда существует только один импульс. Необходимый для работы оконечной аппаратуры синхроимпульс может быть снят с выходов 25 любой из ячеек хронизатора в зависимости от требуемой фазы. П р ед м ет изобретения1. Устройство цикловой синхронизации для систем передачи двоичной информации, содержащее блок поиска синхроимпульса на линии задеркки, циклическом счетчике и логических схемах, отличающееся тем, что, с целью повышения помехоустойчивости устройства синхронизации, оно содержит блок повышения достоверности, первый вход которого подключен к выходу счетчика, второй вход которого подсоединен к выходу логических схем, один из выходов связан с линией задержки.5 2. Устройство по п. 1, отличающееся тем,что, с целью упрощения устройства, в нем блок повышения достоверности содержит пер вую, вторую и третью схемы совпадения, первое и второе устройство запоминания фазы и 10 двоишый регистр сдвига с устройством гашения ранее записанного импульса новым, причем первый и второй входы блока подсоединены к первой схеме совпадения, ее выход, связанный с линией задержки, также подключен 15 ко входам второй схемы совпадения и первого устройства запоминания фазы, выход которого связан со вторым входом второй схемы совпадения, выход второй схемы совпадения подсоединен ко входам третьей схемы совпа дения и второго устройства запоминания фазы, выход которого связан с другим входом третьей схемы совпадения, выход которой подключен ко входу регистра сдвига.