Устройство линеаризации характеристики датчика

%934233, кл 60 М 4аучно-произеритель". венное етельство СССР6 3/147, 1980,Изобретение относится к устройствам цифровой обработки сигналов и может быть испорьзовано в устройствах цифровой обработки сигналов вторичных датчиков весоизмерительных систем.Известно устройство, принятое за прототип; содержащее первый, второй и третий регистры, первую группу элементов И, кнопку и шину установки нуля, источник напряжения, счетчик и переключатель,Недостатком этого устройства является низкая точность линеаризации характеристики.Целью изобретения является повышение точности линеаризации характеристики датчика.Цель достигается тем, что в устройство дополнительно введены четыре сумматора, три инвертора-сумматора, схема совпадения, четыре инвертора, три группы элементов 2 - 2 И-ИЛИ, делитель, триггер, вторая группа элементов И, генератор тактовых импульсов, дешифратор, диодная матрица, элемент ЗИ-НЕ и умножитель, причем выход первогорегистра подключен к первому входу первой группы элементов И, выход котооой подключен к первому входу первого ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(54) УСТРОЙСТВО ЛИНЕАРИЗАЦИИХА- РАКТЕРИСТИКИ ДАТЧИКА57) Использование: приборостроение. Сущность изобретения: устройство содержит три регистра, первую группу элементов И, четыре сумматора, три инвертора-сумматора, четыре инвертора, три группы элементов 2 - 2 И - ИЛИ, триггер; вторую группу элементов И, генератор тактовйх импульсов, дешифратор, "диодную "матрицу, элемент ЗИ-НЕ, умножитель, делитель, 1 ил. сумматора, второй регистр; выходом под-ключенный к первому входу первого инвергора-сумматора, к второму входу которого подключен источник напряжения,-кпервому выходу - второй вход первого сумматора, а к второму выходу - первый вход схемы совпадения и через первый инвертор второй вход первой группы элементов И, первый выход первого сумматора"пбдключейк йервомувходу второго сумматора.к Ъторому входу котЬрбго-"подкбюЧейвь 1 ход"первой группы элементов 2 - 2 И - ИЛИ, к первому вы- ходу - первый вход делителя, а к второму выходу-первъ 1 й" вход трйггера, йервый вход первой группы элементов 2 - 2 И - ИЛИ ичерез втброй инвертор -второй вход этой группы, к третьему входу которой подключен выход второго инмертора-сумматора, первый вход которого соединен с источником напряжения, выход генераторатактовых импульсов подключен к первомувходу счетчика,первый выход которого через дешифратор подключен к.входу диодной матрицы; второй выход первого сумматора подключен кпервомувходу элемента ЗИНЕ, второй вход которого подключен через кнопку к шине установкинуля, третий вход- к второму выходу счетчика, а выход - квторому входу счетчика, первому входу второго регистра и первому входу четвертогосумматора, второй вход которого подключен к генератору тактовых импульсов, а третий - к выходу второй группы элементов2-2 И-ИЛИ, первый вход которой подключен к выходу умножи 1"еля, второй вход - квыходу триггера трЬтий вход - к выходутриггера через трейй ийоертор, четвертый .10вход -к выходу третьегорегистра, соединенного сйпе роым входом фумножителя, второй "охбд схемы совпадения подключен кгенератору тактовых импульсов, а выход- квторому входу второго регистра, первый 15вход второго инвертора-сумматора соединен с источником напряжения, первый входвторой группы элементов И подключен квыходу первого регистра, второй вход - квторому выходу первого инверторэ-сумматорэ, а оыход - к третьему входу второгорегистра, первый вход третьей группы элементов 2-2 И - ИЛИ соединен с первым выходом диодной матрицы, второй вход - свторым выходом диодной матрицы, третий 25вход через третий инвертор-сумматор соединен с первым выходом диодной матрицы,э четоертый вход через четвертый инверторсоединен с вторым выходом диодной матрицы, выход третьей группы элементов 2-2 ИИЛИ подключен к первому входу третьегосумматора, к второму входу которого подключен переключатель кода, а выход третьего сумматора соединен с вторым входомделйтеля, четвертым входом первой группы 35элементов 2 - 2 И-ИЛИ и вторымвходом второго инвертора-сумматора,Нэ чертеже представлена функциональная схема устройства,Устройство содержит первый регистр 1, 40первую группу элементов И 2, первый инвертор 3, вторую группу элементов И 4, второй регистр 5, имеющий вход сигналаобнуления Р и счетный вход - С, схему совпадения 6, первый инвертор-сумматор 7 с 45входом сигнала переноса, подключенным кисточнику высокого уровня сигнала лог."1",а выход Р - еигнала переноса связан с входом группы совпадения 6 и через первыйинвертор 3 - с входом первой группы элементов И 2, а также с входом второй группыэлементов И 4, Первый сумматор 8, первыйсуммирующий вход которого связан с выходом первой группы элементов И, второйвход - через первый инвертор-сумматор 7 с 55выходом второго регистра, а выход - с входом второго сумматора 9, Генератор тактовой частоты 10 подключен к счетному входу и-разрядного счетчика 11. Выходы счетчика 11 соединены с входными шинами дешифратора 12, подключенного кдиодной матрице 13, емкостью 2 Н х и Выходы диодной матрицы 13 соединены с первыми входами третьей группы элементов 2-2 И - ИЛ И 14, на вторые входы которой через третий инвертор-сумматор 15, имеющий вход сигнала переноса лог,"1", подключенный к источнику высокого уровня сигналов, подключены входы диодной матрицы 13, Выход знакового разряда диодной матрицы 13 через четвертый инвертор 16 соединен с первым управляющим. входом третьей группы элементов 2-2 Й-ИЛИ 14, выход которой связан с вторым суммирующим входом третьего сумматора 17, К первому суммирующему входу третьего сумматора 17, К первому суммирующему входу третьего сумматора 17 подсоединен установочный переключатель двоичного кода 18.Первый управляющий вход первой группы элементов 2-2 И-ИЛИ 19 через второй инвертор 20 связан с выходом сигнала переноса Р второго сумматора 9, который соединен с вторымуправляющим входомпервой группы элементов 2-2 И - ИЛИ 19 и с5-входом ЙЯ-триггера 21, Первые информационные входы первой группы элементов2-2 И-ИЛИ 19 соединены с вторыми информационными входами этой группы через второй инвертор-сумматор 22, подключенный к источнику высокого уровня сигналов лог."1"). Второй инвертор-сумматор 22 соединен с вторым входом устройства деления23, Первый вход устройства деления 23 свя-зан с выходом второго сумматора 9, а выход устройства деления 23 соединен с первым входом устройства умножения 24, к оторому входу котороо подключен выход третьего регистра 25, второй вход которого связан с выходом второй группы элементов 2 - 2 ИИЛИ 26,Первый управляющий вход второй группы элементов 2-2 И - ИЛИ 26 связан с выходом ВЗ-триггера 21, который через третий инвертор 27 соединен с вторыми управляющими входами второй группы элементов 2- 2 И-ИЛИ 26, вторые входы которой связаны с выходом устройства умножения 24; Выходы второй группы элементов 2-2 И-ИЛИ 26 подключены к четвертому сумматору 28, вход С которого связан с генератором тактовой частоты 10 и с первым входом схемы совпадения 6. Вход сигнала обнуления Р четвертого сумматора 28 соединен с выходом элемента ЗИ-НЕ 29, входом сигнала обнуления Р счетчика 11 и входом сигнала обнуления Р второго регистра 5. К входамэлемента ЗИ- НЕ 29 подсоединены выход сигнала переноса Р первого сумматора 8,Подписноео изобретениям и открытиям при5, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 7тора подключен к первому входу второгосумматора, к второму входу которого подключен выход первой группы элементов 2- ,2 И-ИЛИ, к первому выходу - первый вход делителя, а к второму выходу - первый вход 5 триггера, первый вход первой группы элементов 2-2 И-ИЛИ и через второйинвертор . второй вход этой группы, к третьему входукоторой подключенвыход второго йнверто- ра-сумматора, первый вход которого соеди нен с источником напряжения, выход .генератора тактовых импульсов подключенк первому входу счетчика, первый выход ко-.торого через дешифратор подключен к входу диодной матрицы, второй выход первого 15 сумматора подключен к первому входу элемента ЗИ-НЕ, второй вход которого подключен через кнопку к шине установки нуля, третий вход - к второму выходу счетчика, а выход - к второму входу счетчика, первому 20 входу второго регистра и первому входу четвертого сумматора, второй вход которого подключен к генератору тактовых импульсов, а третий - к выходу второй группы элементов 2 - 2 И-ИЛИ, первый вход которой 25 подключен к выходу умножителя, второй вход - к выходу триггера, третий вход - к выходу триггера через третий инвертор, четвертый вход - к выходу третьего регистра,соединенного с первым входом умножителя, второй вход которого подключен к выходу делителя, второй вход схемы совпадения подключен к генератору тактовых импульсов, а выход - к второму входу второго регистра,-, первый вход второго инвертора-сумматора соединен с источником напряжения, первый вход второй группы элементов И подключен к выходу первого регистра, второй вход - к второму выходу первого инвертора-сумматора, а выход - к третьему входу второго регистра, первый вход третьей группы элементов 2 - 2 И-ИЛИ соединен с первым выходом диодной матрицы, второй вход - с вторым выходом диодной матрицы. третий вход через третий инвертор-сумматор соединен с первым выходом диодной матрицы, а четвертый вход через четвертый инвертор соединен с вторым выходом диодной матрицы, выход третьей группы элементов 2-2 ИИЛИ подключен к первому входу третьего сумматора, к второму входу которого подключен переключатель кода, а выход третьего сумматора соединен с вторым входом делителя, четвертым входом первой группы элементов 2 - 2 И - ИЛИ и вторым входом второго инвертора-сумматора;