Устройство для ввода информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 748156 А 1 20 06 51 1 113 ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ ДСКОМУ СВИДЕТЕЛЬСТВУ Изобретение относится к вычислитель- тель 16 импульсов; первый 17 и второй 18 ной технике и может быть использовано в счетчики, блок 19 памяти, компаратор 20, системах обмена информацией, например, линейный 21 информационный вход.для эффективного приема данных компью- . Данныйвариантустройствапредназнатером из локальной сети, выполненной на чен для ввода информации в процессор из основе последовательного интерфейса Я 3- локальной сети, причем информация пред С.: . ставлена в виде текста, ограниченного сЦельизобретения - повышение быстро- обеих сторон паролями, представляющими действия..собой группы заранее. обусловленных знаНа чертеже представлена функциональ- ков (не более 8 знаков на пароль).ная схема устройства, Устройство работает следующим обраУстройство содержит процессорные зом.шины управления 1, данных 2 адреса 3, . При включении устройства микропропервый 4 дешифратор, блок 5 последова- цессорпошинеФуаравленияустанавливает тельного интерфейса, второй 6 дешифратор, в течение йескольких тактов первого синх. первый 7, второй 8, третий 9, четвертый 10, ровхода блока 5 сигнал сброса ЯЕЗ по одно- пятый 11 и шестой 12 элементы И, регистр имейному входу последнего, На втор 13, коммутатор 14, триггер 15, формирова-, синхровход РхС блока 5 подаются меанд ой ры(56) Авторское свидетельство СССРВ 1374234, кл, 6 06 Е 13/20, 1986,Морисита И. Аппаратные средства микроЭВК М,: Мир, 1988. стр. 188-191, рис,7 - 10.(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ(57) Изобретение относится к вычислительной технике и может быть использовано в системахобмена информацией. Цель изобретения - повышение быстродействия. Устройство связано с микроЭВМ через адресную, информационную шины и шину управления и содержит два счетчика, два дешифратора, блок последовательного интерфейса. коммутатор, формирователь импульсов, компаратор, триггер, регистр, шесть элементов И. Устройство позволяет аппаратно определить паройи начала и конца сообщения, которые представляют собой последовательности заранее обусловленных символов и ввести сообщение в микро- ЭВМ, значительно повысив производительность последней. 1 илчастотой; превышающей в 16 раз скорость примененных посылок в 9600 бод. Допустим, условные пароли начала и конца сообщения принимаемого в микроЭВМ из линии соответственно А РНА и ВЕТА размещены в системной памяти под метками М 1, М 2 (М 1, ОИ/ А 1 РНА; М 2: ОО ВЕТА);АОЯМА- адрес, выставляемый на старших линиях адресной шины и дешифрируемый выходом первого дешифратора 4, АОИ, АОВ 2, АОВЗ, АОВ 4 - адреса, дешифрируемые соответственно первым, вторым, третьим и четвертым выходами второго дешифратора 6, Тогда инициализации устройства микроЭВМ примет следующую последовательность: (1) МЧА, 5 ЕН ОЧТ 2 хАОВО + 1; блок 5 программируется на обмен 8 бит на посылку, контроль по нечеткости, 1 стоповый бит на посьлку,деление частоты сигнала по второму синхровходу 1:16,(2) МЧА, 36 НОЧТ 2 хАОВО + 1; блок 5 настраивается на прием информации из линии 21 по входу Рх,(3) ОЧТ АОВЗ; сигналом с третьего выхода дешифратора 6 сбрасывается триггер 15, счетчик 18, сбрасывается счетчик 16, ввиду нулевого значения выхода мультиплексора, блокируемого нулевым значениемпо входу управления с выхода элемента И 9.(4) ЕХ 1 В,0504 Н; в рг С помещается длина пароля ВЕТА, равная 4, размещенная под меткой М 1; в системной памяти; в рг В помещается длина пароля начала А РНА, равная 5.(5) 1 Х 1 Н, М 1 - 1; в регистровую пару Н 1 помещается начальный адрес сообщения А РНА ВЕТА, расположенный по адресу под меткой М 1 минус 1,(б) 1.АВЕ 11:МЧ 1 О,1ОСВВ1 НЕАВЕ 12ОЧТ АОВ 1; установка триггера 15 по счетному входуАВЕ 1 2; МОЧА,МОЧТ АОВ 41 МХ Н1 ИЕАВЕ 11ОЧТ АОВ 1; сброс триггера 15 по счетному входуМОЧ В,СОСВ О1 МЕАВЕ 11; исполнение приведениого сегмента программы приводит к размещению последовательности А ГНАВЕТА в ячейках, начиная с нулевого адреса. блока 19 памяти в разрядах 0-7, Конечным знаком А (пятцй и девятый символы в А РНАВЕТА) в разряде 8 блока памяти с выхода счетноготриггера 15 записывается значение, равноеединице. Сигнал записи по входу И/ блока19 памяти формируется на формирователе5 16 из переднего фронта сигнала с четвертого выхода дешифратора б, который своимзадним фронтом инкрементирует счетчик17, адресующий блок 19 памяти,(7) МЧ 1 А, 5 Н10 ОЧТ АОВ 2; занесение в регистр 13 значения номера ячейки, равное 5, по которомув блок памяти занесено значение пароляконца ВЕТА,(9) Е 1; процессор настраивается на разрешение отработки запросов прерываний, втом числе и сигналов %ТО, 1 МТ 1, поступаю 20 щих с выходов элементов И 8,9.Для отработки прерываний КТО, 1 МТ 1,отведены в системной памяти микроЭВМследующие фрагменты обработки процессором прерываний;25 КТО; 01РЧЯН РЯЧ1 й 2 хАОЯРОР РЯЯЕ30 ЯЕТ011 МТ 1; РЧЯН НРЧЯН РЯБН О ЯТАСК35 ЯТАСК - отведенная заранее ячейка системной памяти с занесенным туда первоначальным значением начального адресахранения принимаемого сообщения1 М 2 хАОВ40 МОЧМ Айх НЯН 1 О ЯТАСКРОР РЯЭ/РОР Н45 ЕВЕТОчевидно, фрагмент ОТ необходимлишь для прочтения содержимого принятого байта на первом этапе до расшифровки50 устройством пароля А 1-РНА, предварящеготекст сообщения по входу 21 устройства,тогда как фрагмент отработки процессоромпрерывания 1 ИТ 1 позволяет записать сообщение в отведенную область системной па 55 мяти,После инициализации устройство готово к приему сообщений по последовательному входу ВхО, Значения счетчиков 17, 18нулевые, В блоке 19 памяти хранятся пароли А 1.РНАВЕТА с признаками "1" в разряде10 15 20 25 30 35 50 55 8 в ячейках, соответствующих концам паролей (т.е, ячейках 4,8), В регистре 13 - адрес хранения первого символа ВЕТА в блоке 19 памяти,Допустим первым принятым блоком 5 символом является А. Блок 5 выставляет единичное значение выхода Р хР У на первый вход элемента И 8, который нулевыми значениями выходов счетчика 18 на инвер-. сных втором и третьем входах пропускает сигнал на вход прерывания МТ, Процессор производит "холостое" чтение по приведенному выше фрагменту, при этом элемент И 7 отрабатывает момент чтения значения А из блока 5 на системную шину 2 данных; стробируя по вторым входам элементов И 11 и 12 единичное значение выхода компаратора 20, производящего сравнение содержимого байта блока 19 памяти и шины 2 даннь 1 х. В результате элемент И 11 по своему прямому входу пропускает единичное значение выхода компаратора 20 на второй счетный вход счетчика 17, который инкриминируется по срезу приходящего сигнала, адресуя уже вторую букву пароля Т в блоке 19 памяти. По окончании чтения процессором байта, принятого блоком 5, значение его выхода йхВОУ сбрасывается, и он готов к принятию очередного символа. Если приходящий символ не равен очередному, адресуемому текущим значениям счетчика 17, при чтении процессором принятого байта из блока 5, нулевое значение выхода компаратора 20 на первом инверсном входе элемента И 12 позволяет последнему пропустить единичный строб с выхода элемента И 7 на второй вход установки счетчика 17. Учитывая нулевое значение входа управления коммутатора 14, счетчик 17 сбрасывается и устройство готово к очередному распознаванию пароля А РНА, Если счетчик 17 уже адресует последнюю букву пароля П, т.е, равен четырем и в блок 5 приходит эта же буква, то при чтении процессором байта из блошка 5 наряду со срабатыванием вентиля 11, вентиль 10 пропускает единичное значение с выхода 08 блока 19 памяти, По срезу приходящих сигналов инкриминируются оба счетчика, Причем счетчик 17 адресует уже пароль конца сообщения, счетчик 18 принимает значение 01, блокирующее элемент И 8 и разрешающее элементу И 9 пропускать единичное значение сигнала с выхода ВхйОУ блока 5, Единичное значение выхода элемента И 8 позволяет теперь вызывать запрос прерывания 1 Т 1, отрабатывая который процессор разрешает сообщение в заранее отведенном месте системной памяти, а также единичным значением по входу управления коммутатора 14 позволяет последнему подключить выход регистра 13 с хранящимся значением начального адреса пароля конца сообщения в блоке 19 памяти к информационному входу счетчика 17, адресующего этот блок памяти. Прохождение устройством пароля конца сообщения при принятии последнего символа пароля вызовет инкримент счетчика 18 и запрет прохождения сигналов с выхода РхР У блока: на запрос прерывания процессором, тем самым блокируя дальнейший прием сообщений. Дальнейший прием сообщений возможен лишь с инициализацией устройства процессором,Формула изобретения Устройство для ввода информации, содержащее первый дешифратор адреса и блок последовательного интерфейса, линейный информационный вход которого является линейным информационным входом устройства, информационный вход-выход блока последовательного интерфейса подключен к шине данйых устройства, первый и второй синхровходы, входы записи, чтения и сброса которого подключены к соответствующим разрядам шины управления устройства, вход задания режима работы соединен с нулевым разрядом шины адреса устройства, а вход выборки блока последовательного интерфейса подключен к выходу первого дешифратора адреса, информационные входы которого соединены со старшими разрядами шины адреса устройства о т л и ч а ю щ е е с я тем; что, с целью повышения быстродействия, оно содержит второй дешифратор адреса, шесть элементов И, регистр, коммутатор, триггер, формирователь импульсов, два счетчика. блок памяти и компаратор, причем первый выход второго дешифратора адреса подключен к счетномувходу триггера, второй выход второго дешифратора адреса - к синхровходу регистра, третий выход второго дешифратора адреса - к первому входу установки первого счетчика и входам сброса триггера и второго счетчика, четвертый выход второго дешифратора адреса подключен к первому счетному входу первого счетчика и входу формирователя импульсов,информационный вход подключен к шине адреса устройства, первый вход разрешения ; к входу записи блока последовательного интерфейса, а второй - к входу чтения блока последовательного интерфейса и первому инверсному входу первого элемента И, второй и третий инверсные входы которого соединены соответственно с входами режима и выборки блока последовательного интерфейса, выход готовности которого соединен с.первыми прямыми входами второго итретьего элементов И, первые инверсные входы которых, а также второй инверсный и второй прямой соединены с первым и вторым разрядными выходами второго счетчика соответственно, выходы второго и третьего элементов И подключены к соответствующим разрядам запросов прерывания шины управления устройства, выход третьего элемента И подключен к управляющему входу коммутатора, информационный вход которого соединен с выходом регистра, информационный вход которого подключен к ши. не данных устройства, выход . коммутатора соединен с информационным входом первого счетчика, разрядные выходы которого подключены к адрес,ным входам блока памяти, вход записи которого соединен с выходом формироШД ША ШД вателя импульсов, первый информационный вход блока памяти соединен с шиной данных устройства, второй информационный вход блока памяти соединен с выходом 5 триггера. первый выход блока памяти - спервым входом компаратора, а второй выход блока памяти - с первым входом четвертого элемента И, выход которого подключен к счетному входу второго счетчика, второй 10 вход четвертого элемента И - к выходу первого элемента И и первым прямым входам пятого и шестого элементов И, выходы которых подключены к вторым входам соответственно счета и установки первого счетчика, 15 второй прямой вход пятого и инверсныйвход шестого элементов И соединены с выходом "Равно" компаратора, второй вход которого соединен с шиной данных устройства,