Устройство для возведения в квадрат

)5 0 06 Р 7/5 МИТЕТОТКРЫТИЯ ГОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЪСТ СКО К нститу ИЯ В ЬЗ Яааевь(56) Авторское свидетельство СССМ 1137465, кл, 6 06 Р 7/552, 1983.Авторское свидетельство СССМ 1417007, кл. 6 06 Е 7/552, 1988(57) Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин. Цель изобретения - повышение быстродействия, Цель достигается введением й элементов И (где й - разрядность числа, возводимого в квадрат). Устройство содержит регистр 1 аргумента, регистр 2 результата, счетчик 3, комбинационный сумматор 4, группу элементов И 5, тактовый вход 6 устройства, информационный вход 7 устройства и выходы 8. 1 ил,10 15 20 Изобретение относится к вычислительной технике и может быть использовано п ри конструировании и разработке специализированных и универсальных цифровых вычислительных машин,Известно устройство для возведения в квадрат, содержащее группу элементов И, накапливающий сумматор, разрядные входы которого соединены соответственно с выходами элементов И группы, сдвиговый регистр, выход 1-го разряда которого ( = 1, М = 2, где М - разрядность числа, возводимого в квадрат) соединен с первым входом 1-го элемента И группы, прямой выход (И - 1)-го разряда регистра сдвига соединен с первым входом Й-го элемента И группы, инверсный выход (й - 1)-го разряда регистра сдвига соединен с первым входом (й - 1)-го элемента И группы, вторые входы элементов И группы объединены и соединены с выходом М-го разряда регистра сдвига, вход сдвига регистра соединен с входом записи накапливающего сумматора и тактовым входом устройства, информационный вход которого соединен с информационным входом регистра сдвига.Недостатком данного устройства является то, что число, возводимое в квадрат, поступает на вход устройства младшими разрядами,Наиболее близким по технической сущности и достигаемому эффекту к изобретению является устройство для возведения в квадрат. содержащее регистр аргумента, регистр результата, комбинационный счетчик, комбинационный сумматор, элемент И.Сигналы сдвига в регистр аргумента поступают с входа устройства. С другого входа поступает число, возводимое в квадрат старшими разрядами вперед. При поступлении сигнала сдвига с входа в регистре суммы производится сдвиг на 2 разряда влево, Управление записью суммы в регистр осуществляется элементом И по сигналу, поступающему с входа устройства,Выходы М - 1 старших разрядов регистра аргумента соединены с первой группой входов комбинационного сумматора. В ыход младшего разряда регистра аргумента 1 соединен с входом младшего разряда регистра результата. На вход второго разряда регистра результата постоянно подается нулевой сигнал, к входам остальных 2 М - 2 разрядов подключены выходы сумматора и комбинационного счетчика, а выходы 2 М - 2 разрядов соединены с входами сумматора и комби национ ного счетчика. В ыход перено 25 30 35 40 45 50 55 са из сумматора соединен со счетным входом счетчика Недостатком данного технического решения является низкое быстродействие.Цель изобретения - увеличение быстродействия, а также упрощение регистра результата,Поставленная цель достигается тем, что в устройстводля возведения в квадрат, содержащее регистр аргумента, регистр суммы, комбинационный счетчик, входы тактовой частоты регистра аргумента и регистра результата объединены и являются тактовым входом устройства, выходы комбинационного сумматора с 1-го по (й - 2)-й соединены с информационными входами регистра результата со 2-го по (й - 1)-й соответственно, первые М - 1 выходов регистра результата являются выходами устройства с 3-го по (М+ 1)-й разряд, выходы и входы разрядов с 1-го по (й - 1)-й комбинационного счетчика соединены с входами и выходами, начиная с И-го разряда регистра результата, дополнительно введены М элементов И, причем первые входы с 2-го по К-й элементов И объединены и подключены к прямому выходу 1-го разряда регистра аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход которого соединен с первым информационным входом регистра результата, прямые выходы разрядов регистра аргумента с 3-го по И-й соединены с вторыми входами соответствующих элементов И, прямой выход 2-го разряда регистра аргумента одновременно соединен с вторыми входами 1-го и 2-го элементов И и является выходом первого раз" ряда устройства, выходы элементов И с 4-го по М-й соединены с первыми входами с 2-го по (И - 2)-й разрядов комбинационного сумматора, выходы 2-го и 3-го элементов И соединены с 1-м и 2-м входами 1-го разряда комбинационного сумматора, выходы регистра суммы с 1-го по (Й - 1)-й - с вторыми входами разрядов с 2-го по (М - 2)-й комбинационного сумматора, выход переноса которого соединен с информационным входом (2 И - 1)-й разряда регистра результата, выход которого соединен со счетным входом комбинационного счетчика, выходы которого являются выходами устройства с (К+2)-го по 2 й-й разряды и выход устройства, соответствующий второму разряду, подсоединен к общей шине устройства.На чертеже изображена функциональная схема устройства.Устройство для возведения в квадрат содержит регистр 1 аргумента, регистр 2 результата, комбинационный счетчик 3,(2) Т 1= 2 х и х Тт 1,комбинационный сумматор 4, группу элементов И 5, тактовый вход 6, информационный вход 7, выходы 8.Первые входы с второго по М-й элемента И 5 объединены и подключены к прямому выходу первого разряда регистра 1 аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с первым информационным входом регистра 2 результата, Прямые выходы разрядов регистра 1 аргумента с 3-го по й-й соединены с вторыми входами соответствующих элементов И 5, прямой выход 2-го разряда регистра 1 аргумента одновременно соединен с вторыми входами 1-го и 2-го элементов И 5 и является выходом 1-го разряда устройства, выходы элементов И с 4-го по Й-й соединены с первыми входами с 2-го по (К)-й разрядов комбинационного сумматора, выходы 2-го и 3-го элементов И соединены с 1-м и 2-м входами 1-го разряда комбинационного сумматора. Выходы регистра 2 результата с 1-го по (М - 3)-й разрядов соединены с вторыми входами разрядов с 2-го по (М - 2)-й комбинационного сумматора 4, выход переноса сумматора 4 соединен с информационным входом (2 М - 1)-го разряда регистра 2 результата, выход которого соединен со счетным входом комбинационного счетчика 3, Выходы комбинационного сумматора с 1-го по (М - 2)-й соединены с информационными входами регистра 2 результата с 2-го по (М)-й соответственно. Первые Мвыходов регистра 2 результата являются выходами устройства с 3-го по (И+1)-й разряд, выходы и входы разрядов с 1-го по (М - 1)-й разряд комбинационного счетчика соединены с входами и выходами, начиная с М-го разряда регистра 2 результата. Выходы комбинационного счетчика 3 также являются выходами устройства с (И+2)-го по (2 Й)-й разряд. Выход устройства, соответствующий 2-му разряду, подсоединен к общей шине устройства, Тактовые входы регистра 1 аргумента и регистра 2 результата объединены.Устройство работает следующим образом.Для отыскания квадрата числа необходимо выполнить М циклов. В исходном состоянии сдвиговый регистр 2 и накапливающий сумматор 4 сброшены в"0",Первый цикл. На вход 7 устройства подается старший разряд Х 1 числа, возводимого в квадрат, и на тактовый вход 6 подается сигнал С 1. Разряд Х 1 записывается в 1-й разряд сдвигового регистра 1. С выходов регистра 1 аргумента записанное число поступает на входы элементов И 5. С первого элемента И 5 сигнал поступает на первый вход регистра 2 результата. С остальных выходов схем И 5 сигнал поступает на входы комбинационного сумматора, складывается с числом, записанным в регистре 2 результата с 3-го по (й)-й разряд, и поступает на входы с 2-го по (й)-й регистра результата.Второй цикл. На вход 7 подается второй разряд Х 2 числа и на тактовый вход 6 сигнал С 1. Полученный результат суммирования с выходов сумматора 4 и комбинационного счетчика 3, а также сигнал с выхода первого элемента И 5 переписывается в регистр 2 результата. Разряд Х 1 переписывается во 2-й разряд регистра 1 аргумента, Х 2 записывается в первый разряд сдвигового регистра 1, Записанное число с выходов сдвигового регистра 1 аргумента поступает на входы схем И 5, С 2-го по й-й выходы элементов И 5 сигнал поступает на входы сумматора, где складывается с числом, записанным в регистре 2 результата с 3-го по (й - 1)-й разряд, и поступает на входы со 2-го по (й - 1)-й регистра 2 результата. С выхода 1 элемента И 5 сигнал поступает на первый информационный вход регистра 2 результата. С выхода 2 М - 1 регистра 2 результата на счетный вход комбинационного счетчика 3 поступает сигнал переноса, который суммируется с содержимым регистра результата с М-го по (2 М - 3)-й разряды и со сдвигом на два разряда влево поступает на входы с (И+2)-й по (2 М)-й регистра 2 результата.Аналогичным образом выполняются и оставшиеся й - 2 цикла. После завершения последнего (М - 2)-го цикла в регистре 2 результата будут записаны с 3-го по (8+1)-й младшие разряды результата, а в комбинационном сумматоре - с (М+ 2)-го по 2 М-й старшие разряды результата. Первый младший разряд берется с 2-го выхода регистра аргумента, а второй разряд всегда равен"Лог.О".Технико-экономические преимущества. Время вычисления квадрата и-разрядного числа известным устройством равно где Т 1 - время вычисления известным устройством;Тц 1 - длительность одного цикла работы известного устройства.Согласно описанию изобретения один цикл работы известного устройства равен двум тактам, поэтомугде Тт 1 - длительность одного такта работы известного устройства.За один такт в известном устройстве должен распространиться сигнал переноса от младшего разряда комбинацион ного сумматора 4 до старшего разряда комбинационного счетчика 3, а затем результат сложения должен быть записан в регистр, Поэтому Т 1 можно вычислить по формуле 10(3) Тт 1 = (и - 1)хТр + Тз,где Тр - время распространения переноса водном разряде; 15Тз - время записи в регистр.Общая формула для Т 1 принимает вид Т 1 =- 4 хпх (и - 1)хтр+ 2 хпхтз, (4) 20 В предлагаемом устройстве время вычисления квадрата и-разрядного числа равно25Т 2 = пхТц 2, (5)(б) 35 Т 2 =- пхТт 2,где Тт 2 - длительность одного такта работы предлагаемого устройства.В предлагаемом устройстве распространение сигнала переноса в комбинацион ном сумматоре 4 и комбинационном счетчике 3 происходит одновременно, поэтому длительность такта Тт 2 равна Тт 2 = (и - 1)хТрхТз,Общая формула для Т 2 имеет вид Тт 2 = пх(п - 1)хТр+ пхТз, (8) 50Сравнение формул (4) и (8) показывает, что Т 2 меньше Т 1 по крайней мере в два раза. При увеличении и это отношение пригде Т 2 - время вычисления предлагаемымустройством;Тц 2 - длительность цикла предлагаемого устройства.Поскольку у предлагаемого устройстваодин цикл состоит из одного такта, то ближается к 4. Таким образом, быстродействие предлагаемого устройства в 2-4 разабольше известного,Формула изобретения Устройство для возведения в квадрат, содержащее регистр аргумента, информационный вход которого является информационным входом устройства, а тактовый вход объединен с тактовым входом регистра результата и подключен к тактовому входу устройства, комбинационный сумматор, выходы которого с первого по (и - 2)-й соединены с информационными входами разрядов регистра результата с второго по (и - 1)-й соответственно, разрядные выходы с первого по (и - 1)-й которого являются разрядными выходами устройства с третьего по (и+1)-й соответственно, выходы и входы разрядов с первого по (и - 1)-й счетчиков соединены соответственно с входами и выходами разрядов с п-го по (2 п - 2)-й регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены К элементов И, причем первые входы с второго по К-й элементов И объединены и подключены к прямому выходу первого разряда регистра аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход которого соединен с информационным входом пЕрвого разряда регистра результата, прямой выход второго разряда регистра аргумента соединен с вторыми входами первого и второго элементов И и является первым разрядным выходом устройства, прямые выходы разрядов регистра аргумента с третьего по К-й соединены с вторыми входами одноименных элементов И, выходы второго и третьего элементов И соединены с первым и вторым входами первого разряда комбинационного сумматора, первые входы разрядов с второго по (К - 2)-й которого подключены к выходам элементов И с четвертого по К-й, а вторые входы - к выходам разрядов с первого по (К - 1)-й регистра результата, вход и выход (2 п - 1)-го разряда которого соединен соответственно с выходом переноса комбинационного сумматора и счетным входом счетчика, выходы которого являются разрядными выходами с (К+2)-го по 2 К-й устройства, выход второго разряда устройства подключен к общей шине устройства,