Пересчетная схема в коде фибоначчи

союз советскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9 у ЬЫ 1720156 51)5 Н 03 К 23/ О АНИЕ ИЗОБРЕТЕНИЯ АВТ ие ИБОЬ 2 СР ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕ Н ИЯМ И ОТКР Ь ТИЯМПРИ ГКНТ СССР ОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном коде Фибоначчи при Р = 1 с возможностью наращивания разрядности с любым четным числом. Цель изобретения - повышение надежности за счет упрощения, а такжефасширение области применения за очет обеспечения пересчета с любым четным числом разрядов. Схема содержит два триггера 2 и 3, элементы И 5 и 6, ИЛИ 7, НЕ 11, Для достижения поставленной цели введены новые логические связи, 1 табл 1 ил.Изобретение относится к вычислительной технике и может быть использовано при пересчете импульсов в минимальном Р = 1 коде Фибоначчи,Известна пересчетная схема в коде Фибоначчи, содержащая в каждом разряде счетный триггер, элементы И и элемент ИЛИ.Недостатком этого устройства является невозможность модульной организации счетчика,Наиболее близким к предлагаемому является модуль пересчетной схемы в коде Фибоначчи, содержащий первый и второй К-триггеры, элемент И, элемент ИЛИ и элемент НЕ. Кроме того, он содержит третий триггер, второй элемент НЕ и обеспечивает пересчет при Р = 1.Недостатком устройства является сложность схемы и обусловленная с ней недостаточная надежность работы, а также узкая область применения, обусловленная невозможностью пересчета с любым четным числом разрядов.Цель изобретения - повышение надежности эа счет упрощения схемы и сокращения логических связей между элементами, а также расширение области применения за счет обеспечения пересчета с любым четым числом разрядов,Поставленная цель достигается тем, что пересчетная схема в коде Фибоначчи, содеркащая выход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной сх 1 мы, счетный вход, первый и второй элементы И, первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент ИЛИ, входы которого соединены с выходами элементов И, выход переноса, подклоченный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторым 1-входом второго триггера, прямой выход первого триггера соединен с первым 1-входом второго триггера и с вторым входом первого элемента И, а его инверсный выход - с управляющим выходом пересчетной схемы и с К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, а его инверсный выход с 1- и К-входами первого триггера, третий вход первого элемента И соединен с выходом элемента НЕ,На чертеже представлена функциональная схема предлагаемой пересчетной схемы,Пересчетная схема в коде Фибоначчисодеркит вход 1 сброса, первый 2 и второй3 триггеры, счетный вход 4, первый 5 и второй б элементы И, элемент ИЛИ 7, выход 85 переноса, управляющий вход 9, управляющий выход 10 и элемент ХЕ 11. Вход 1 сброса соединен с входами сброса первого 2 ивторого 3 триггеров, а счетный вход 9 - сосчетными входами триггеров и с первыми10 входами первого 5 и второго 6 элементов И,выходы которых соединены с входами элемента ИЛИ 7, Прямой выход первого триггера 2 соединен с вторым входом первогоэлемента И 5 и с первым 1-входом второго15 триггера 3, а его инверсный выход - с К-входом второго триггера 3 и с управляющимвыходом 10. Прямой выход второго триггера3 соединен с вторым входом второго элемента И б, а его инверсный выход - с 1- иК-входами первого триггера 1. Управляю 20 щий вход 9 соединен с вторым 1-входом второго триггера 3 и с входом элемента НЕ 11,выход которого соединен с третьим входомпервого элемента И 5, а выход элементаИЛИ 7 - с выходом переноса 8,25 Пересчетная схема в минимальных Р =1 кодах Фибоначчи функционирует следующим образом.Для увеличения разрядности общейсхемы ряд модулей пересчетной схемы объ 30 единяются следующим образом, Выход 8переноса каждого модуля подключается сосчетным входом 4 последующего модуля,управляющий вход 9 данного модуля - суправляющим выходом 10 последующего35 модуля, входы 1 сброса объединяются, а науправляощий вход 9 старшего разряда прикладывается единичный логический потенциал,В исходном состоянии триггеры моду 40 лей находятся в нулевых состояниях. В таблице приведены коды, описывающие работуустройства,Первый триггер 2 первого модуля находится в режиме переключения, так как на45 его 1- и К-входах присутствует единичныйлогический потенциал с инверсного выходавторого триггера 3, который находится в режиме записи нуля, так как на его первом1-входе присутствует нулевой логический50 потенциал с прямого выхода первого триггера 2, а на К-входе - единичный потенциалс инверсного выхода первого триггера 2. Поприходу первого тактового импульса на выходе пересчетной схемы, содержащей, на 55 пример, два модуля. устанавливается код1000,Перед поступлением второго тактовогоимпульсз триггер 2 гервого модуля находится в режиме хранения, так как на его 1- иК-входах присутствует нулевой логическийпотенциал. Триггер 3 первого модуля находится в режиме записи единицы, так как наего 1-входах присутствуют единичные логические потенциалы с выхода триггера 2 и суправляющего входа 9, Второй тактовый 5импульс устанавливает на выходе общейсхемы код 0100,При поступлении третьего тактовогоимпульса триггер 2 находится в режиме хранения, а триггер 3 - в режиме записи нуля, 10На втором входе второго элемента И 6 присутствует логический единичный потенциалс выхода второго триггера 3, Первый триггер 2 второго модуля находится в режимепереключения, а второй триггер 3 второго,15модуля - в режиме записи нуля, третий тактовый импульс проходит через элементы И6, ИЛИ 7 и выход переноса 8 первого модуляпоступает на счетный вход 4 второго модуляи на выходе общей схемы устанавливается 20код 0010,Перед поступлением четвертого тактового импульса триггеры 2 и 3 первого модуля находятся в режимах соответственнопереключения и записи нуля, Четвертый 25тактовый импульс устанавливает на выходеобщей схемы код 1010. На втором и третьемвходах первого элемента И 5 первого модуля присутствуют единичные логические потенциалы соответственно с выхода первого 30риггера 2 и с выхода элемента НЕ 11, таккак на управляющем выходе 10 второго модуля присутствует нулевой логический потенциал, который поступает науправляющий вход 9 первого модуля. 35Перед поступлением пятого тактовогоимпульса первые триггеры 2 первого и второго модулей находятся в режиме переключения. а вторые триггеры 3 первого ивторого модулей находятся соответственно 40в режимах хранения и записи единицы. Пятый тактовый импульс проходит через элементы И 5, ИЛИ 7 и выход переноса 8первого модуля устанавливает на выходеобщей схемы код 0001, 45 В дальнейшем функционирование модулей пересчетной схемы аналогично описанному и режим функционирования данного модуля определяется состоянием первого триггера 2 последующего модуля.Таким образом, построение счетчиков в минимальном Р:1 коде Фибоначчи модулями с предлагаемой схемой позволяет обеспечивать пересчет импульсов с любым четным числом разрядов, что приводит к расширению области применения пере- счетной схемы.Формула изобретенияПересчетная схема в коде Фибоначчи, содержащая вход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной схемы, счетный вход, первый и второй элементы И, первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент ИЛИ, входы которых соединены с выходами элементов И, выход переноса. подключенный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторыми-входом второго триггера, прямой выход первого триггера соединен с первым 1-входом второго триггера и с вторым входом первого элемента И. а его инверсный выход - с управляющим выходом пересчетной схемы и с К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, а его инверсный выход с 1- и К-входами первого триггера, о т л и ч аю щ а я с я тем, что, с целью повышения надежности за счет упрощения схемы и сокращения логических связей между элементами, а также расширения области применения путем обеспечения пересчета с любым четным числом разрядов, третий вход первого, элемента И соединен с выходом элемента НЕ,172015 б Редактор Ю,Сер Корректор О,Кундри Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 аз 77 ВНИ Составитель В.АрутюняТехред М,Моргентал Тираж ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., 4/5