Устройство передачи асинхронной информации

(51) 5 ИСАНИЕ ИЗОБРЕТ К АВТО во СССР 1986.ЧИ АСИН ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР МУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ПЕРЕДАНОЙ ИНФОРМАЦИИ(57) Изобретение относитсяи может быть использованпередачи данных на зталоннстоте при ограниченном всвязи. Цель изобретения -дежности работы устройствачения возможности состяимпульсов записи и считыва онХРОН- к технике связи о в аппаратуре ой тактовой чаремени сеанса повышение наза счет исклюзания фронтов ния, Устройство передачи асинхронной передачи содержит блок 1 разделения сигналов, блок 2 памяти, О-триггер 3, счетчик 4 сигналов записи, мультиплексор 5, блок 6 сравнения, счетчик 7 сигналов считывания, блок 8 управления, переключатель 9 режима работы и блок 10 запрета считывания. В устройстве формируется промежуток времени между восприятием адресации записи и считывания, за счет которого возможна запись и считывание информации с большей или меньшей тактовой частотой по сравнению с номинальной, формируемой на приеме, Если соотношение между частотами выходит за пределы, то в устройстве приняты меры для исключения потерь принимаемой информации. 4 з.п, ф-лы, 1 ил.Изобретение относится к технике связии может быть использовано в аппаратурепередачи данных на эталонной тактовой частоте при ограниченном времени сеансасзи.Цель изобретения - повышение надежности в работе устройства путем исключения возможности состязания фронтовимпульсов записи и считыванйя.На чертеже представлена структурнаяэлектрическая схема устройства передачиасинхронной информации.Устройство передачи асинхронной информации содержит блок 1 разделения сигналов, блок 2 памяти, О-триггер 3, счетчик 4сигналов записи, мультиплексор 5, блок 6сравнения, счетчик 7 сигналов считывания,блок 8 управления, переключатель 9 режимов работы и блок 10 запрета считывания.При этом в состав блока 8 управления входят формирователь 11 сигналов записи иформирователь 12 сигналов считывания. Всостав блока 10 запрета считывания входятО-триггер 13 и элемент ИЛИ 14. В составпереключателя 9 режима работы входят элементы НЕ 15, элемент И 16, О-триггер 17,элемент И-НЕ 18, элемент ИЛИ 19, О-триггер 20 и элемент НЕ 21, причем формирователь 11 сигналов записи выполнен в видеэлемента И-НЕ 22 и О-триггера 23, а формирователь 12 сигналов считывания выполненв виде О-триггера 24,Устройство работает следующим образом,Информация из канала связи поступает в блок 1 разделения, обеспечивающийрегенерацию информации, выделение тактовой частоты и привязку тактовой частоты к высокочастотным тактам Т и Т,делением которых обеспечивается выделение Т 1-1 зап.Регенерированная информация с первого выхода блока 1 разделения поступаетна информационный вход блока 2 памяти,Сигналом "Сброс", который может формироваться при включении устройства, обнуля ются счетчики 4 и 7, О-триггер 13 блока 10запрета и О-триггер 17 переключателя 9.При поступлении сигнала разрешения запуска на вход формирователя 11 сигналов записи ближайшим тактом Т 2-1 зап,поступающим из блока 1 разделения, Отриггер 20 формирует положительный импульс записи, которым мультиплексор 5обеспечивает передачу состояния счетчика4 на адресный вход блока 2 памяти (в дан. ном случае "0" адрес"), и в блок 2 памятизаписывается первый бит информации понулевому адресу импульсом записи, поступающим на вход записи-считывания блока 2 памяти. Отрицательным фронтом импульса записи в счетчик 4 записывается следующий адрес записи (в данном случае первый).Аналогично в блок 2 памяти бит за битом 5 записывается входная информация, Когда вблоке 2 памяти будет записано количество бит информации, соответствующее половине емкости памяти, на выходе счетчика 4 появляется положительный перепад, кото рый поступает на вход блока 10 запрета ипереводит О-триггер 13 в состояние "0". От рицательный перепад с выхода блока 10 запрета устанавливает на О-входе О-триггера 24 и формирователя 12 сигналов считыва ния и на Р-входе О-триггера 3 низкий уровень. Формирователь 12 сигналов считывания начинает формировать положительные импульсы считывания, Так как импульсы записи и считывания не совпадают 20 по времени, то тактом Т 2-.лечит первый битинформации, находящийся в блоке 2 памяти, по нулевому адресу переписывается в О-триггер 3 и далее на выход устройства.Одновременно отрицательным импульсом 25 считывания счетчик 8 устанавливается попервому адресу блока 2 памяти. В дальнейшем каждым тактом Т 2-1 записи и Т 2-2 считывания информации будет записываться в блоке 2 памяти и списываться в О-триггер 3, 30 Когда на выходе счетчика 4 сигналов записисформируется сигнал заполнения, т.е. когда счетчик 4 будет установлен по "0" адресу, то импульс заполнения счетчика 4 установит О-триггер 17 в состояние "0" и 35 запись информации в блок 2 памяти будетпродолжаться, начиная с нулевого адреса блока 2 памяти. При этом, если в процессе записи очередной информации частота записи Т 1-кззп превышает частоту считывания 40 Т 1-2 чит, то может оказаться, что очереднойадрес записи А совпадает с очередным адресом считывания В, формируемых счетчиками.4 и 7, При этом на выходе блока 6 сравнения формируется сигнал А=,В (сигнал 45 высокого. уровня, На выходе элемента И-НЕ18 формируется сигнал низкого уровня, который запрещает на выходе И-НЕ 22 и О- триггера 20 формирование импульсов записи.50 При заполнении счетчика 7 сигналовсчитывания (когда запись идет с нулевого адреса) на выходе счетчика 7 формируется сигнал низкого уровня, которым после элемента НЕ 21 триггер устанавливается в 55 состояние "0", формируя на инверсном выходе положительный импульс, которым О- триггер 17 устанавливается в состояние "1". При этом считывание информации из блока 2 памяти начинается с нулевого адреса.20 объема асинхронной информации. Формула изобретения 1. Устройство передачи асинхроннойинформации, содержащее блок памяти, адресный вход которого соединен с выходом мультиплексора, первый и второй входы которого соединены соответственно с выходами счетчика сигналов записи и счетчика сигналов считывания, выход которого.сое 30 динен с первым входом блока сравнения, а также формирователи сигналов записи и считывания, о.т л и ч а ю щ е е с я тем, что, с целью повышения надежности в работе устройства путем исключения возможности состязания фронтов импульсов записи и считы вания, введен ыблок разделения сигналов ипоследовательно соединенные переключатель режима работы, блок запрета считывания и О-триггер, при этом вход за 40 писи-считывания блока памяти соединен с адресным входом мультиплексора, со счетным входом счетчика сигналов записи и с выходом формирователя сигналов записи, тактовый вход которого соединен с соответствующим выходом блока разделения сигналов, сигнальный выход которого соединен с входом блока памяти, выход которого соединен с соответствующим входом О-триггера, выход формирователя 45 сигналов считывания - со счетным входом счетчика сигналов считывания, дополнительный выход которого соединен с первым входом переключателя режимов" работы,другой выход которого соединен. с входом 55 запрета записи формирователя сигналов записи, выход счетчика сигналов записи со; единен с вторым входом блока сравнения, а дополнительный выход счетчика сигналов записи - с вторым входом переключателя режимов работы и с входом блока запрета Если при этом частота записи Т 1-1 зал меньше частоты считывания Т 1-2 счит, то по- сле очередного считывания адреса В в счетчике 7 окажется старше адреса записи А, записанного с счетчик 4. При этом на выхо де блока 6 сравнения формируется сигнал высокого уровня, который после элемента И 16 и элемента ИЛИ 14 поступает на й-вход О-триггера 3, удерживая его в состояний "0". Одновременно сигнал высокого уровня 10 поступает на вход О-триггера 24, запрещая формирование импульсов считывания формирователем 12 сигналов считывания.При нормальной работе устройства, когда частоты записи и считывания отлича ются незначительно, первоначальное опережение записи над считыванием на половину емкости блока 2 памяти достаточно для асинхронной передачи большего считывания, выход которого соединен с входом запрета считывания формирователя сигналов считывания, первый и второй выходы блока сравнения соединены с соответствующими входами переключателя режимов работы, причем сигнальные входы формирователей сигналов записи и считывания и переключателя режимов работы соединены между собой и являются входом высокочастотного сигнала устройства, входом сброса которого являются соединенные между собой входы сброса счетчика сигналов записи, счетчика сигналов считывания переключателя режимов работы и блока запрета считывания, С-вход О-триггера соединен с входом тактовой частоты считывания формирователя сигналов считывания и является входом сигнала тактовой частоты считывания устройства, входом запуска которого является соответствующий вход формирователя сигналов записи.2. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что формирователь сигналов записи содержит последовательно соединенные элемент И-НЕ и О-триггер, причем Я- и С- входы О-триггера, первый и второй входы элемента И-НЕ и инверсный выход О-триггера являются соответственно сигнальным входом, тактовым входом, входом запуска, входом запрета записи и выходом формирователя сигналов записи.3, Устройство по п. 1, о т л и ч а ю щ е ес я тем, что блок запрета считывания содержит последовательно соединенные 0-триггер и элемент ИЛИ, при этом Я и С-входы О-триггера, второй вход и выход элемента ИЛИ являются соответственно входом сброса, входом установки в "0", входом и выходом блока запрета считывания.4, Устройство по п.1, отл ича ю щеес я тем, что переключатель режимов работы содержит последовательно соединенные элемент ИЛИ, первый Р-триггер, к С-входу которого подключен выход первого элемента НЕ, а к прямому и инверсному выходам - соответственно первые входы элементов И и И-НЕ, и последовательно соединенные второй элемент НЕ и второй О-триггер, инверсный выход которого соединен с первым входом элемента ИЛИ, причем вход второго элемента НЕ, вход первого элемента НЕ, второй вход элемента И, вторые входы элементов И-НЕ и ИЛИ и 3-вход второго 0- триггера и выходы элементов-И и И-НЕ являются соответственно первым - четвертым входами, входом сброса и сигнальным входом и первым и вторым выходами переключателя режимов работы.5, Устройство по п. 1, о т л и ч а ю щ е ес я тем, что формирователь сигналов считы1716612вэния выполнен в виде О-триггера, Я-, О- и входом запрета считывания и тактовым вхо- С-входы и инверсный выход которого явля- дом и выходом формирователя сигналов ются соответственно сигнальным входом, считывания.101520253035404550Составител ь В. ЕвдокимоваРедактор М.Бандура Техред М,Моргентал Корректор Т,МалецЗаказ 618 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101