Устройство выборки-хранения

- абсолютшинах+ Оупр ютная велиЕ 1 и -Е 1; а падений рных переГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Омский политехнический институт(57) Изобретение относится к автоматике ивычислительной технике и может быть использовано при построении устройств аналого-цифрового преобразования и Изобретение относится к автоматике ивычислительной технике и может быть использовано при построении устройств аналого-цифрового преобразования и дискретно-аналоговой обработки информации.Цель изобретения - повы шение точности и быстродействия устройства.На чертеже представлено предлагаемое устройство,Устройство содержит источники 1 и 2тока на транзисторах 3 и 4 и резисторах 5 и 6, дифференциальные усилители 7 и 8, каждый иэ которых выполнен на транзисторах 9, 10 и 11, 12 соответственно; накопительный элемент 13 на конденсаторе, блоки 14 и 15 сдвига уровня напряжения, блок 16 формирования управляющих сигналов, вы, полненный на транзисторах 17 и 18, резисторе 19, диодах 20 и 21; источники 22 и 23 напряжения смещения.Устройство работает следующим образом.ЯО 1689993 А 1 дискретно-аналоговой обработки информации. Цель изобретения - повышение точности и быстродействия устройства, Цель достигается за счет уменьшения апертурной неопределенности и минимально допустимого времени выборки, снижения величины переноса заряда, а также благодаря появлению шумов и помех. Время выборки и апертурной задержки определяется быстродействием ключевых устройств, в частности временем включения (и выключения) источников тока. Величина апертурной неопределенности устраняется за счет того, что сигналы шин управления подаются в точки схемы, напряжение и ток которых не зависят от напряжения входного сигнала, 1 ил. Цикл работы устройства выборки-хранения состоит иэ двух фаэ - выборки и хранения. В режиме выборки на стробирующем входе Остр -напряжение низкого логического уровня, транзисторы 17 и 18 закрыты и напряжение на шинах+ Оупр и -Оупр определяется напряжением соответствующих источников+Е 1 и -Е, напряжения смещения и падением напряжения на открытых змиттерных переходах транзисторов 3 и 4 соответственно, При этом где Оупр= +Оуная величина напри -Оупр управления;Е 1 = + Е 1-Е 1- абсол чина напряжений источниковОБэ - абсолютная величи напряжения на открытых змитт ходах транзисторов 3 и 4.(6) 20 25 30 Оупр = Е 1 - Од,(8) 19 =-111=1 Т 2 = К Оех,Транзисторы 3 и 4 открытц и источники 1 и 2 тока вырабатцвают равные по величине и противоположные по направлению токи 11 и 12 соответственно, причем 11 1- 1- 121, Ток 11 поступает в эмиттерные цепи транзисторов 9 и 10, а ток 12 - в эмитгерные цепи транзисторов 11 и 12, Блоки 14 и 15 обеспечивают равенство постоянной составляющей напряжения на выходах баз транзисторов 9 и 11 величинам напряжения источников +Е 2 и -Е 2 соответственно. Токи 11 и 12 разветвляются в эмиттерные цепи транзисторов 9, 10 и 11, 12 соответственно, причем пропорция,в которой делятся токи 11 и 12 задается напряжением исследуемого сигнала, поступающего с сигнального входа Оех через блоки 14 и 15 на выводы без транзисторов 9.и 11 соответственно. Известно, что в режиме малого сигнала изменение коллекторного тока транзисторов дифференциального усилителя прямо пропорционально изменению дифференциального напряжения, приложенного между базами транзисторов дифференциального усилителя. В отсутствие исследуемого сигнала дифференциальное напряжение равно нулю и коллекторные токи 19, 110 и 111, 112 транзисторов 9, 10, и 11, 12 равны по абсолютной величине и противоположны по напоавлению 1 19 1 =. 1 11 О 1= 1-1 1 1= 1-1 121. (2) При отличном от нуля напряжении исследуемого сигнала токов 19, 11 е, 111, 112 полдчают приращения 19, 11 л, 111, 112, пропорциональные напряжению исследуемого сигнала Оех. где К - коэффициент пропорциональности,имеющий смысл крутизны (А/В).В результате возникает зарядный ток 4элемента 13 равный сумме с учетом знакаколлекторных токов транзисторов.10 и 12 1 е = 110+ 112 (4) Подставляя (3) в (4) получаем ЬК ОекКех=2 КОех (5) Таким образом в предлагаемом устройсгве усилители 7 и 8 осуществляют преоб- "эзовзние напряжения Оек в пропорциональное значение зарядного тока 4. По отношению к исследуемому сигналу каждцй дифференциальный каскад представляет собой каскадную схему: общий коллектор - общая база, что обеспечивает широкую полосу пропускания и высокую линейность преобразования Оех В 1 з.На элементе 13 происходит интегрирование зарядного тока 1 е в соответствии с формулой где ЙА - напряжение на элементе 13;С - емкость накопительного конденсатора13,й - интервал интегрирования.Подставляя (5) в (6), получаем ЬОс = У Оек б 1. (7)2 К,11 Таким образом, напряжение Ьос на элементе 13 пропорционально интегралу напряжения Оек исследуемого сигнала за время й.Переход от фазц выборки к фазе хранения происходит следующим образом. На вход Отр, подается напряжение высокого логического уровня, транзисторы 17 и 18 открываются и напряжение на шинах+Оупр и -Оур определяется напряжением источников +Е 1 и -Е 1 напряжения смещения соответственно и падением напряжения на открытых р-п-переходах диодов 20 и 21 соответственно, При этом где Од - абсолютная величина падений напряжения на открытых р-и-переходах диодов 20 и 21.Таким образом, диодц 20 и 21 предотвращают насыщение транзисторов 17 и 18 соответственно, фиксируя напряжения на выводах их коллекторов. Транзисторы 3 и 4 закрываются, так как их эмиттерные переходы оказываются обратно смещенными. В результате первый вывод элемента 13 оказывается подключенным к точке высокого импеданса и на нем сохраняется напряжение й 3 с, установившееся к моменту окончания фазы выборки.При близких параметрах транзисторов 17 и 18 нарастание их коллекторных токов при переходе от фазы выборки к фазе хранения происходит строго одновременно. Также. одновременно происходит процесс вцключения источников 1 и 2 тока при близких параметрах транзисторов 3 и 4.Таким образом, время с момента прихода фрона стробируащего импульса нэ вход Остр до полноо выключения зарядного тока1 з постоянно и не зависит от уровня напряжения исследуемого сигнала на сигнальном входе Овх. Это устраняет ошибку, вызванную апертурной неопределенностью времени переключения зарядного тока, и позволяет при использовании в том и другом устройстве транзисторов с одинаковрй граничной частотой увеличить точность при одинаковом быстродействии либо увеличить максимально допустимую (при заданной точности) частоту исследуемого сигнала,Эффективность устройства выражается в повышении точности и быстродействия за счет устранения погрешности, вызванной неопределенностью времени переключения зарядного тока накопительного элемента. Наибольший эффект может дать использование устройства выборки-хранения в виде гибридной или монолитной интегральной микросхемы. Это позволяет достичь наименьшего разброса параметров элементов схемы. формула из о 6 рете н и я Устройство выборки-хранения, содержащее первый и второй дифференциальные усилители, первый и второй источники напряжения смещения, накопительный элемент на конденсаторе, первый и второй источники тока, первые управляющие входы которых подключены к первой и второй шинам питания устройства, выходы первого и второго источников тока подключены срответственно к входам питания первого и второго дифференциальных усилителей, первые выходы которых подключены к шине нулевого потенциала устройства и первому 5 выводу конденсатора накопительного элемента, второй вывод которого обьединен с вторыми выходами дифференциальных усилителей и является информационным выходом устройства, первые входы первого и 10 второго дифференциальных усилителей,подключены соответственно к первому и второму источникам напряжения смещения, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и быстродействия, в 15 него введены первый и второй блоки сдвигауровня напряжения, входы которых объединены и являются информационным входом устройства, а первые выходы подключены соответственно к вторым входам соответст вующих первого и второго дифференциальных усилителей, вторые выходы блоков сдвига уровня напряжения объединены и подключены к шине нулевого потенциала устройства, а третьи выходы подключены 25 соответственно к первой и второй шинампитания устройства, входы первого и второго источников тока подключены соответственно к третьей и четвертой шинам питания устройства, вторые управляющие входы 30 первого и второго источников тока подключены соответственно к первому и второму управляющим входам устройства и являются первым и вторым входами задания режима устройства.35роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагэри аказ 3816 ВНИИПИ Г Тираж Подписноеарственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-З 5, Раушская наб., 4/б