Многофункциональный логический модуль

) (1) 93 А 1 я)5 Н 03 К 19/О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ вич, Л,Б.Авых микросхем вьной технике: Н.файзулаева,о и связь, 1987,о СССР4, 1985о СССР981,(21) 4699788/21(57) Изобретение относится к микроэлектронике и импульсной технике и может быть использовано для реализации симметрических булевых функций переменных. Цель изобретения - повышение быстродействия многофункционального логического модуля, Многофункциональный логический модуль содержит выполненные на МОП-транзисторах и элементов Н Е 1-1 - 1-и (и - .число аргументов реализуемых булевых функций), и+ 1 чередующихся ярусов элементов И 2-1 - 2-10, 4-1 - 4-6, 6-1, 6-2 и ИЛИ 3-1 - 3-8, 5-1 - 5-4,7, 1-й из которых ( = 1,п+1) содержит 2 (и - +1) логических эле1676093 20 30 35 40 45 50 ментов, и информационных шин, и+1 настроечных шин, одну выходную шину и две шины питания, На информационные шины поступают двоичные переменные х 1,х, на настроечные шины - сигналы настройки Изобретение относится к микроэлек тронике и импульсной технике и предназначено для реализации симметрически булевых функций (с,б.ф.)и переменных.Цель изобретения - повышение быстродействия многофункционального логического модуля.На фиг.1 представлена структурная схема многофункционального логического модуля при и=5; на фиг.2-6 - соответственно принципиальные схемы выполненных на, МОП-транзисторных элементов НЕ, двухвходового элемента И, трехвходового элемента И, двухвходового элемента ИЛИ и трехвходового элемента ИЛИ, на которых построен модуль. Многофункциональный логический модуль при п=5 (фиг,1) содержит и=5 элементов НЕ 1-1 - 1-5, 2 и=10 двухвходовых элементов И первого яруса 2-1 - 2-10, 2(и) 8 трехвходовых элементов ИЛИ второго яруса 3-1 - 3-8, 2(и)=6 трехвходовых элементов И третьего яруса 4-1 - 4-6, 2(и)-4 трехвходовых элементов ИЛИ четвертого яруса 5-1 - 5-4, 2(п) 2 трехвходовых элементов И пятого яруса 6-1 - 6-2, один двухвходовый элемент ИЛИ шестого яруса 7, иинформационных шин 8-1 - 8-5, и+ 1- 6 настроечных шин 9-1 - 9-6, выходную шину 10.Элемент НЕ (фиг.2) собран на нагрузочном 11 и переключательном 12 МОП- транзисторах, включенных между шинами 13 и 14 питания. Входная шина 15 элемента соединена с затвором транзистора 12, выходная шина 16 - со стоком транзистора 12 (истоком транзистора 11).Двухвходовый элемент И(фиг.З) собран на переключательных 17 и 18 и нагрузочном 19 МОП - транзисторах, включенных между шинами 20 и 21 питания. Первая 22 и вторая 23 входные шины элемента соединены соответственно с затворами транзисторов 17 и 18, выходная шина 24 - с,истоком транзистора 18 (со стоком транзистора 19).Трехвходовый элемент И (фиг,4) собран на переключательных 25 - 27 и нагрузочном 28 МОП-транзисторах, включенных между шинами 29 и 30 питания. Первая 31, вторая л,к, значения которых принадлежат множеству 0,1, На выходной шине реализуется симметрическая булевая функция Е = Е(х 1,х,), определяемая вектором настройки л(Р) =(лл 1 .л), 6 ил. 32 и третья 33 входные шины элемента соединены соответственно с затворами транзисторов 25-27, выходная шина 34 - с истоком транзистора 27 (со стоком транзистора 28).Двухвходовый элемент ИЛИ (фиг.5) собран на переключательных 35 и 36 и нагрузочном 37 МОП-транзисторах, включенных между шинами 38 и 39 питания, Первая 40 и вторая 41 входные шины элемента соединены соответственно с затворами транзисторов 35 и 36, выходная шина 42 - с истоками транзисторов 35 и 36 (со стоком транзистора 37).Трехвходовый элемент ИЛИ (фиг.6) собран на переключательных 43 - 45 и нагрузочном 46 МОП-транзисторах, включенных между шинами 47 и 48 питания. Первая 49, вторая 50 и третья 51 входные шины элемента соединены с затворами транзисторов соответственно 43 - 45, выходная шина 52 - с истоками транзисторов 43-45 (со стоком транзистора 46).Предлагаемый модуль работает следующим образом.На информационные шины 8-1 - 8-5 поступают двоичные переменные х 1.х 5 соответственно, на настроечные шины 9-1 - 9-6 - сигналы настройки ло., л соответственно, значения которых принадлежат множеству(0,1), На выходной шине 10 реализуется симметричная булевая функция Е - Е(х 1,х 5), определяемая вектором настройки к (Р) = ( 1 то, гг 1, л 2, ль . г 4, ль ),Поясним алгоритм настройки модуля, Пусть симметричная булевая функция (с.б.ф.) Е существенно зависит от и аргументов х 1,х 2хл и а 1,а 2аг - Рабочие числа Е, где 0гп. Такую с,б,ф, обычнов 1 в 2 .,вобозначают через Еп. Если г = 1,то с,б,ф. Еп называется элементарной (или фундаментал ьной) с.б,ф, (э,с.б.ф.). ПроизвольнаЯ с,б,ф. Е = Е(х 1,х 2.,хл) может быть задана двоичным вектором ж(Р) =(Ж,л 1л), где д - значение Е на(любом) наборе значений и аргументов с 1 единицами (Ои), Очевидно, что дтогда и только тогда,когдае(а 1,а 2.ау) и, кРоме того, имеет место Е =Ж, Епул 1 Еплп Е 3. Следовательно, определение компонентов вектора настройки л(Р) =(жо,л 1, лп) на реализацию некоторой с.б,ф.Е сводится к 5 нахожден 4)о таких элементарных с.б.ф дизьюнкция двоичных номеров которых дает двоичный номер требуемой функции Е.П р и м е р. Найти вектор настройкиустройства на реализацию с.б,ф.Е = Е(х 1,х 5) = х 1 х 2 хз(х 4/х 5) ч(хх 2 хз чх 1 х 2 хзлФ 1 Х 2 ХЗ) Х 4 Х 5 (Х 1 Х 2 ХЗ аХ 1 Х 2 ХЗ 1 а Х 1 Х 2 ХЗ) Х 4 16 Х 5 ячх 1 х 2 хз(х 49 х 5).Как отмечалось, заданную с.б.ф. можнопредставить в видеЕ(Х 1,Х 5) =нос Е 5 ае 1 Е 5 Л 2 Е 5 7 оз Е 5Рг 4 Е л 5 4Причем двоичные номера э.с,б.ф, для.п=5 20имеют вид:о оГ 5 - ч 5 (1000 0000 0000 ОООО 0000 0000 0000 0000)гЕ 5 -Ч 5 - (0110 1000 1000 0000 1000 0000 0000 0000);2 2Г 5 -Ч 5 - (0001 00 0110 1000 00 1000 1000 0000);з зг 5 -м 5 - (оооо ооо 1 ооо 1 0110 ооо 1 о 1 и о 110 1 ооо), 254 4Г 5 -й 5 - (0000 0000 0000 0001 0000 0001 0001 00);Г 5 -д 5 - (0000 0000 0000 0000 0000 0000 0000 0001).5 5Двоичный номер заданной с.б,ф,т 1 р - (0110 10 1001 10 1001 1001 00).Очевидно Иг = М 5 й 52 й 5 30илиЕ =(х 1,х 5) = Е 5 Е 5 Г Е 5 .Тогда вектор настройки модуля на реализацию заданной с.б,ф, имеет видд(Е) = (0,1,1,0,1,0), 35Следовательно, сигналы логическогонОн должны быть поданы на первую 9-1, четвертую 9-4 и шестую 9-6 настроечные шины,сигналы логической и 1 н - на вторую 9-2,третью 9-3 и пятую 9-5 настроенные шины 40модуля,Быстродействие модуля, определяемоеглубиной схемы, равноТ =(и+2) г,где т- задержка на вентиль. 45 Формула изобретенияМногофункциональный логический модуль, содержащий и (и - число аргументов реализуемых булевых функций) информаци онных шин, и+1 настроечную шину и одну. выходную шину, и элементов НЕ, элементы И и ИЛИ на МОП-транзисторах, входная шина 1-го элемента НЕ, (1=1,и) соединена с-й информационной шиной модуля, о т л ича ющийся тем,что.сцелью повышения быстродействия, содержит и+1 ярусов логических элементов И и ИЛИ, выходная шина логического элемента (и+1)- го яруса соединена с выходной шиной многофункционального логического модуля, (2)-1)-й ярус= 1, содержитб( Я = 1,- ) -содержит 2(п+ 2) элементов ИЛИ, (и+1)-й ярус содержит один элемент И, если и - четное, или один элемент ИЛИ, если и - нечетное, первая входная шина дд.1)-го элемента И г.го яруса д- п.2 гт 2, г.1,- 1,-соединена2с выходной шиной г-го элемента НЕ, входная шина которого соединена с первой входной шиной 29-го элемента И г-яруса первая входная шина (2 чч)-го элемента ИЛИ 1-го яруса (ч= и= 21+ 2, т,и - 1Я = 1, - 2 - ( ) соединена с входной шиной 1-го элемента НЕ, выходная шина которого соединена с первой входной шиной 2 ч-го элемента ИЛИ 1-го яруса, вторая входная шина первого элемента И первого яруса соединена с первой настроечной шиной модуля, 9-я настроечная шина которого (9 еа 2,и) соединена с вторыми входными шинами 2 в-го и (2 в +1)-го элементов И первого яруса ( в:1,п), (и+ 1)-я настроечная шина соединена с второй входной шиной 2 и-го элемента И первого яруса. выходные шины первого и второго логических элементов в-го яруса (в =1,и) соединены соответственно с второй и третьей входными шинами первого логического элемента в + 1 -го яруса, выходная шина (2 р)-го логического элемента в - го яруса (р=Гй- -1,в= 1, и) соединена с вторыми входными шинами 2 (р 1) го и (2 р 1) го логических элементов ( в + 1)-го яруса, третьи входные шины которых соединены с выходной шиной 2 р-го логического элемента в - го яруса, вы:;одные шины (2 пв + 1)-го и 2(и-в+1)-гд логических элементов в -го яруса (в -1 л-.соединены соответственно с второй и третьей входными шинами 2(и- в)-го логического элемента (в+ 1)-го яруса, выходные шины первого и второго логических элементов и-го яруса соединены соответственно с первой и второй -ходными шинами логического элемента (и+1)-го яруса.1676093 хг Составитель С.СкворцовТехред М. Моргентал Корректор М.Максимиши дакто льский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 зводственно-и акаэ 3014 ВНИИПИ Тиражрственного комитета по 113035, Москва, Жобрете Раушск одписное и открытиям при ГКНТ ССб., 4/5