Многофункциональный логический модуль

(19) (1) 03 К 19/0944 ЕЛЬСТВ К ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР ПИСАНИЕ И АВТОРСКОМ,Ф СВИДЕ(56) Авторское свидетельство СССРР 1233274, кл. Н 03 К 19/094, 1984,Авторское свидетельство СССРВ 1538248, кл. Н 03 К 19/094, 1988. РЕТЕНИЯ(54) МНОГОФУНКЦИОНАЛЬНЬЙ ЛОГИЧЕСКИЙМО ЛЬ ду (57) Изобр ной техник предназнач симметриче переменных щение мног кого модул гается тем етение относится к импульс е и микроэлектронике и ено для реализации всех ских булевых функций трехЦель изобретения - упроофункционального логичеся. Поставленная цель достичто модуль содержит три1637020 информационные шины 1-3, четыре настроечные шины 4-7, две шины 8 и 9 питания, три элемента НЕ 10-12, два элемента 2-2 И-ЗИЛИ 13 и 14 элемент15 2-2 ИИЛИ 15, элемент 2-ЗИИЛИ 18, два элемента ИЛИ 16 и 17, одну выходную шину 19. При подаче на информационные шины двоичных переменных Х, 1 Изобретение относится к области импульсной техники и микроэлектроники и предназначено для реализации всех симметрических булевых функций трех переменных.Цель изобретения - упрощение многофункционального логического модуля за счет уменьшения числа внешних шин ;при реализации симметрических булевых функций.На чертеже представлена электрическая принципиальная схема многофункционального логического модуля,Модуль содержит три информационные шины 1"3, четыренастроечные шины 4-7, две шины 8 и 9 питания, три элемента НЕ 10-12, два элемента 2-2 И-ЗИЛИ 13 и 14, элемент, 2-2 ИИЛИ 15, два элемента ИЛИ 16 и 17, элемент 2-ЗИИЛИ 18, выходную шину 19.Элемент НЕ 10 выполнен на одном нагрузочном 20 и одном переключательном 21 транзисторах элемент НЕ 11 на одном нагрузочном 22 и одном переключательном 23 транзисторах, элемент НЕ 12 - на одном нагрузочном 24 и одном переключательном 25 транзисторах.Элемент 2-2 И-ЗИЛИ 13 выполнен напяти переключательных 26-30 и одном нагрузочном 31 транзисторах, элемент2-2 И-ЗИЛИ 14 - на пяти переключательных 32-36 и одном нагрузочном 37 транзисторах.Элемент 2-2 ИИЛИ 15 выполнен на четырех переключательных 38-41 и одном нагрузочном 42 транзисторах, элемент ИЛИ 16 - на двух переключательных 43 и 44 и одном нагрузочном 45 транзисторах, элемент ИЛИ 17 - на двух переключательных 46 и 47 и одном нагрузочном 48 транзисторах. 20 25 30 35 40 45 50 55 Х, Х 3 на настроечные шины - сигналынастройки, принадлежащие множеству0,1, на выходной шине реализуетсянекоторая симметрическая булеваяфункция трех переменных Р=Р(Х 1, Х,Х), определяемая вектором настройкии (Г )=(П , П П , П, ). 1 ил.,1 табл. Элемент 2-ЗИИЛИ 18 собран на шести переключательных 49-54 и одном нагрузочном 55 транзисторах.Первая информационная шина модуля соединена с входной шиной элемента НЕ 10 (затвор транзистора 21), первой входной шиной элемента 2-2 И-ЗИЛИ 13 (затвор транзистора 26), первой входной шиной элемента 2-2 И-ЗИЛИ 14 (затвор транзистора 32) и первой входной шиной элемента 2-2 ИИЛИ 15 (затвор транзистора 38) Выходная шина элемента НЕ 10 (сток транзистора 21) соединена с второй входной шиной элемента 2-2 И-ЗИЛИ 13 (затвор транзистора 29), второй входной шиной элемента 2-2 И-ЗИЛИ 14 (затвор транзистора 35) и второй входной шиной элемента 2-2 ИИЛИ (затвор транзистора 41) .Первая настроечная шина 4 модуля соединена с четвертой входной шиной элемента 2-2 И-ЗИЛИ 13 (затвор транзистора 28), вторая настроечная шина 5 модуля соединена с третьей входной шиной элемента 2-2 И-ЗИЛИ 13 (затвор транзистора 27) и четвертой входной шиной элемента 2-2 ИИЛИ 15 (затвор транзистора 40), третья настроечная шина 6 модуля соединена с третьей входной шиной элемента 2-2 ИИЛИ 15 (затвор транзистора 39) и четвертой входной шиной элемента 2-2 И-ЗИЛИ 14 (затвор транзистора 34), четвертая настроечная шина 7 модуля соединена с третьей входной шиной элемента 2- 2 И-ЗИЛИ 14 (затвор транзистора 33).Вторая информационная шина 2 модуля соединена с входной шиной второго элемента НЕ 11 (затвор транзистора 23), пятой входной шиной элемента 2-2 И-ЗИЛИ 13 (затвор транзистора 30) и первой входной шиной пер5163 вого элемента ИЛИ 17 (затвор транзистора 47), вторая входная шина кото- . рого (затвор транзистора 46) соединена с выходной шиной элемента 2-2 И 2 ИЛИ 15 (сток транзистора 42) и первой входной шиной второго элемента ИЛИ 16 (затвор транзистора 44), вторая входная шина которого (затвор транзистора 43) соединена с пятой входной шиной элемента 2-2 И-ЗИЛИ 14 (затвор транзистора 36) и выходной шиной второго элемента НЕ 11 (сток транзистора 23) .Третья информационная шина 3 модуля соединена с входной шиной третьего элемента НЕ 12 (затвор транзистора 25) и третьей входной шиной элемента 2-ЗИИЛИ 18 (затвор транзистора 49), вторая входная шина которого (затвор транзистора 50) соединена с выходной шиной первого элемента ИЛИ 17 (сток транзистора 48), первая входная шина (затвор транзистора 51) соединена с выходной шиной элемента 2-2 И-ЗИЛИ 14 (сток транзистора 37), четвертая входная шина (затвор транзистора 54) соединена с выходной шиной второго элемента ИЛИ 16 (сток транзистора 45); пятая входная шина (затвор транзистора 53) соединена с выходной шиной элемента 2-2 И-ЗИЛИ 13 (сток транзистора 31), шестая входная шина (затвор транзистора 52) соединена с выходной шиной третьего элемента НЕ 12 (сток транзистора 25).Выходная шина 19 модуля соединена с выходной шиной элемента 2-ЗИИЛИ 18 (сток транзистора 55).Многофункциональный логический модуль работает следующим образом,На информационные шины 1-3 подаются двоичные переменные Х, Х 2 и К соответственно, на настроечные шины 4-7 - сигналы настройки П , П П и П э соответственно, значения которых принадлежат множеству 0,1, На выходной шине 19 реализуется некоторая симметричная булева функция Р=Р(Х, Х 2, Х), определенная вектором настройки П(Р)=(пд, П, П, П),Первообразная модуля имеет видф(Х эха,хЗ)-хэ (Х 2 Чпо ХЧ П Х ) (ХЧР, Х Ччп,х,)чх,(х,чп, х чпх,)7020 Реализуемые модулем симметрическиебулевы функции и соответствующие имкомпоненты вектора настройки П(Г)представлены в таблице. Сигналынастройки ПП ПП 45 67 10 19 0 0 0 О 0 О 0 0 1 20 25 30 Формула изобретения Многофункциональный логическиймодуль, выполненный на МОП-транзисторах, содержащий три информационные шины, четыре настроечные шины, две шины питания и три элемента НЕ, вход" ная шина -го (=1,3) из которых сое-.4 О динена с -й информационной шиноймодуля, о т л и ч а ю щ и й с я тем, что, с целью упрощения за счет умень.шения числа внешних шин при реализации симметрических булевых функций, 45 содержит два элемента ИЛИ, элемент2-3 ИИЛИ, элемент 2-2 ИИЛИ и два.элемента 2-2 И-ЗИЛИ, первая входная шина 1-го (1=1,2) из которых соединена с первой входной шиной элемен О та 2-2 ИИЛИ и первой информационнойшиной модуля, вторая входная шина 1-го элемента 2-2 И-ЗИЛИ соединена с второй входной шиной элемента 2-2 И 2 ИЛИ и выходной шиной первого элемента НЕ, третья информационная шина первого элемента 2-2 И-ЗИЛИ соединена с первой настроечной шиной модуля, вторая настроечная шина которого соединена с четвертой входной шиной 0 0 1 0 1 О 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 Реализуемая функция на выходной шине 0 01 х,х 2 х,О Х,Х 2 ХЪЧХ 1 Х хъЧХ 1 Х 2 Х 3 1 Х ХЧХ, ХзЧХах з0 Х ХХ,ЧХ,ХХЧХ,Хдхэ1 Х, Х,Х,ЧХ,Х 2 Х,ЧХ, Х,Х,ЧХ, Х.,Х,0 ХХЧХ,ХЧХХ1 Х,ЧХЧхзо х,х,Р10 ХХХЧХ ХХУ ХХхзЧ Х Х Х1 Х ХХЧ Х ХЧХ,Х ЧХХ0 Х 1 ХЧХ,ХзЧХдхз1 х х хчх, х,чХ,Х ЧХ 2 Х зо хчх,чх,1 11637020 первого элемента 2-2 И-ЗИЛИ и третьей входной шиной элемента 2-2 ИИЛИФ четвертая входная шина которого сое- динена с третьей настроечной шиной5 модуля и третьей входной шиной второго элемента 2-2 И-ЗИЛИ, четвертая входная шина которого соединена с четвертой настроечной шиной модуля, вторая информационная шина которого 10 соединена с пятой входной шиной первого элемента 2-2 И-ЗИЛИ и первой входной шиной первого элемента ИЛИ, вторая входная шина которого соединенас выходной шиной элемента 2-2 И 2 ИЛИ и первой входной шиной второго элемента ИЛИ, вторая входная шина которого соединена с выходной шиной второго элемента НЕ и пятой входной шиной второго элемента 2-2 И-ЗИЛИ, 20 выходная шина которого соединена с первой входной шиной элемента 2-ЗИ 2 ИЛИ, вторая входная шина которого соединена с выходной шиной первого элемента ИЛИ,третья входная шина 25 соединена с третьей информационной шиной модуля, четвертая входная шина соединена с выходной шиной первого элемента 2-2 И-ЗИЛИ, пятая входная шина соединена с выходной шиной вто рого элемента ИЛИ, шестая входная шина соединена с выходной шиной третьего элемента НЕ, выходная шина соединена с выходной шиной модуля, элемент 2-2 И-ЗИЛИ содержит шесть МОП 35 транзисторов, затвор 1-го Ь=1,5) из которых соединен с Е-й входной шиной элемента, сток первого ЯОП"транзистора соединен с первой шиной питания, стоками второго и пятого МОП-тран зисторов,исток первого МОП-транзистора соединен со стоком третьего МОП- транзистора,истоккоторого соединен с выходной шиной элемента, истоком пятого МОП-транзистора, затвором и стоком45 шестого ИЗП-транзистора и истоком четвертого МОП-транзистбра, сток которого соединен с истоком второго МОПтранзистора, исток шестого МОП-транзистора соединен с второй шиной питания, элемент.2-2 ИИЛИ содержитпять МОП-транзисторов, сток .3-го(1=1,2) из которых соединен с первойшиной питания, а затвор соединен с3-й входной шиной элемента, истоксоединен со стоком (3+2)-го МОП-транзистора, затвор которого соединен с(3+2)-й входной шиной элемента, а исток соединен с выходной шиной элемента, стоком и затвором пятого МОПтранзистора, исток которого соединенс второй шиной питания, элемент 2 ЗИИЛИ содержит семь МОП-траизисторов, затвор 1-го (1=1,6) из которыхсоединен с 1-й входной шиной элемента, первая шина питания которого соединена со стоком ш-го (ш=1,4) МОПтранзистора, исток которого соединенсо стоком (а+1)-го МОП-транзистора,исток которого соединен со стоком(ш+2)-го МОП-транзистора, исток которого соединен с выходной шиной элемента и затвором и стоком шестого МОПтранзистора, исток которого соединенс второй шиной питания, элемент ИЛИсодержит три МОП-транзистора, затвор3-го (3=1,2) из которых соединен с1-й второй шиной элемента, а стоксоединен с первой шиной питания,исток соединен с выходной шиной элемента и затвором и стоком третьегоМОИ-транзистора, исток которого соединен с второй шиной питания, элемент НЕ содержит два МОП-транзистора, .затвор и сток первого из которых соединен с первой шиной питания, а истоксоединен с выходной шиной элемента истоком второго МОП-транзистора, затвор которого соединен с входной шинойэлемента, а исток соединен с второйшиной питания. Составитель О.СкворцовРедактор Е.Папп Техред Л.Олийнык Корректор М.Самборская Заказ 825 Тираж 463 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, ЖРаушская наб., д. 4/5