Устройство для сравнения кодов

ОЮЗ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 167 ТЕН НИЕ И Ьй"ьЯельство СССР7/02, 1984.ельство СССР7/06, 1984,54) УСТРОДОВ57) ИзобреычислителользованонформацЦелью изоббласти приоты с кода ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетМ 1171778, кл, 6 06 ГАвторское свидетМ 1185325, кл. 0 06 Р ВО ДЛЯ СРАВНЕНИЯ КО ение относится к автоматике и ной технике и может быть исв цифровых вычислительных и ионно-поисковых системах. ретения является расширение менения устройства за счет рами, записанными в блок памяти 51)5 6 06 Р 7/02, 7/06 без сортировки. Устройство содержит реверсивный счетчик 3, блок 4 памяти, дешифратор 1, схему 5 сравнения, триггеры 7, 17, 20, элементы И, ИЛИ, НЕ. Устройство выполняет задачу отыскания заданного кода или ближайшего к нему в массиве кодов, записанных в блок памяти, В режиме последовательного сравнения в блок 4 памяти записаны коды искомых слов без сортировки, При пуске перебираются адреса блока 4 памяти, информация с которого сравнивается с заданным кодом. В режиме поиска равного или ближайшего кода в блоке 4 памяти коды записываются в порядке убывания их значений. Если заданный код больше(меньше) кода из блока 4 памяти, импульсы поступают на вычитающий (суммирующий) вход счетчика 3, и из блока 4 памяти считываются возрастающие (убывающие) коды. 1 ил.5 10 15 20 зом,30 35 40 45 50 Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных и информационно-поисковых системах,Целью изобретения является расширение области применения устройства за счет работы с кодами, записанными в блок памяти без сортировки,На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство для сравнения кодов содержит дешифратор 1, выходы 2 номера числа, реверсивный счетчик 3, блок 4 памяти, схему 5 сравнения, входы 6 заданного кода, триггер 7, элементы И 8 - 10, элемент НЕ 11, вход 12 задания режима, элементы И 13 - 15, вход 16 тактовых импульсов, триггер 17,элемент ИЛИ 18, вход 19 запуска, триггер 20, вход 21 логического "0", элемент И 22 выходы 23 и 24, элемент ИЛИ 25, информационные входы 26, вход 27 установки и эле-. мент ИЛИ 28.Устройство работает следующим обраРассмотрим режим поиска равного или ближайшего кода, В этом режиме на входе 12 установлен сигнал "Лог,О", на вход старшего разряда счетчика 3 подан уровень "Лог,1", на входы остальных разрядов - уровни "Лог,О" с входа 26, на вход 16 поступают тактовые импульсы, в блок 4 памяти записаны коды в порядке убывания их значений, на входы 6 устройства поступает код,для которого необходимо найти равный или ближайший код в блоке памяти, на выходах 2, 23 и 24 сигналы отсутствуют. При проведении сравнения кодов блок 4 памяти работает в режиме чтения информации. В исходном состоянии триггеры 17 и 20 находятся в обнуленном состоянии.При пуске на входы 27 и 19 поступают одновременно одиночные импульсы одинаковой длительности, эти импульсы должны иметь временую привязку к тактовым импульсам для обеспечения стабильности результатов сравнения. Импульс на входе 19 устройства устанавливает триггеры 17 и 20 по Я-входам в состояние "1", сигнал логической "1" с прямого выхода триггера 17 разрешает прохождение импульсов с входа 16 через элемент И 15 и открытый элемент И 10 на первые входы элементов И 8 и 9, Импульс на входе 27 устройства в это время заносит в счетчик 3 код с входов 26, в результате чего старший разряд счетчика 3 устанавливается в состояние "1", остальные разряды - в состояние "О", При наличии импульса на входе 27 счетные входы счетчика 3 блокированы, и после окончания этого импульса счетчик готов к подсчету поступающих на его счетные входы импульсов.Если, предположим, по установленному в счетчике 3 адресу из блока 4 памяти при пуске считан код, равный установленному на входах 6 устройства, то сигнал сравнения с соответствующего выхода схемы 5 сравнения поступает через открытый элемент И 22 на выход 23 равенства кодов, одновременно этот сигнал с выхода схемы 5 сравнения через элемент ИЛИ 18 поступает на В-вход триггера 17, устанавливая его в состояние "0", запрещая тем самым прохождение тактовых импульсов с входа 16 устройства через элемент И 15, По сигналу на соответствующем выходе 2 дешифратора 1 можно определить номер найден ного слова,Если по установленному в счетчике 3 адресу из блока 4 памяти считан при пуске код, меньший, чем присутствующий на входах 6 устройства, то сигнал неравенства с соответствующего выхода схемы 5 сравнения устанавливает по В-входу триггер 7 в состояние "0" (если он находился в состоя,нии "1"), сигнал логической "1" с инверсного выхода которого разрешает прохождение тактовых импульсов через элемент И 9 на вычитающий вход счетчика 3, содержимое которого начинает уменьшаться, При уменьшении адресов из блока 4 памяти считываются возрастающие значения кодов и, если найдется код, равный коду на входах 6, то появляется сигнал сравнения на соответствующем выходе схемы 5 сравнения, прекращается поетупление импульсов на вычитающий вход счетчика 3, на выходе 23 появляется сигнал равенства кодов, а по сигналу на соответствующем выходе 2 дешифратора 1 можно определить номер найденного слова.Если при этом пуске в блоке 4 памяти не оказывается равного кода, то при уменьшении адресов происходит обнуление счетчика 3, сигнал заема с его выхода через элемент ИЛИ 25 поступает на С-вход триггера 20 и устанавливает его в состояние "0", Сигнал логической "1" с инверсного выхода триггера 20 поступает на выход 24 и через элемент ИЛИ 18 устанавливает в нулевое состояние триггер 17, запрещая тем самым прохождение тактовых импульсов через элемент И 15, На выходе блока 4 памяти находится ближайшее большее число,Если по установленному в счетчике 3 адресу из блока 4 памяти при пуске считан код, больший, чем присутствующий на входах 6 устройства, то сигнал неравенства с соответствующего выхода схемы 5 сравнения устанавливает по Б-входу триггера 7 в состояние "1" (если он находился в состоя1675878 25 30 40 50 55 нии "0"), сигнал логической "1" с прямого выхода которого разрешает прохождение тактовых импульсов через элемент И 8, с выхода которого тактовые импульсы через элемент ИЛИ 28 поступают на суммирующий вход счетчика 3, содержимое которого начинает увеличиваться, При увеличении адресов из блока 4 памяти считываются убывающие значения кодов и, если найдется код, равный коду на входах 6, то появля ется сигнал сравнения на соответствующем выходе схемы 5 сравнения, прекращается поступление импульсов на суммирующий вход счетчика 3, на выходе 23 появляется сигнал равенства кодов, а по сигналу на соответствующем выходе 2 дешифратора 1 можно определить номер найденного слова. Если и ри этом пуске в блоке 4 памяти не оказывается равного кода, то при увеличении адресов происходит переполнение счетчика 3, сигнал переноса с его выхода через элемент ИЛИ 25 поступает на С-вход триггера 20 и устанавливает его в состояние "0", сигнал логической "1" с инверсного выхода триггера 20 поступает на выход 24 неравенства кодов и через элемент ИЛИ 18 . устанавливает в состояние "О" триггер 17, запрещая тем самым прохождение тактовых импульсов через элемент И 15. На выходе блока 4 памяти находится ближайшее меньшее число,Таким образом, в этом режиме находят число, равное заданному, а при отсутствии искомого числа находят число, ближайшее большее или ближайшее меньшее к заданному,В режиме поиска равного числа на входе 12 установлен сигнал "Лог.1", состояние входов разрядов счетчика 3 безразлично, импульс на входе 27 отсутствует, на вход 16 поступают тактовые импульсы, в блок 4 памяти записаны произвольные коды без предварительной сортировки, на вход 6 устройства поступает код, для которого необходимо найти равный код в блоке памяти, на выходах 2, 23, 24 сигналы отсутствуют. При .проведении сравнения кодов блок памяти работает в режиме чтения информации, Висходном состоянии триггеры 17 и 20 обнулены. Пуск производится подачей импульса на вход 19, при этом триггеры 17 и 20 по Я-входам устанавливаются в состояние "1" и обнуляется счетчик 3 через открытый элемент И 13 по Я-входу. Сигнал "Лог,1" с прямого выхода триггера 17 разрешает прохождение импульсов с входа 16 черезэлемент И 15. С выхода последнего импульсы через открытый элемент И 14 и элемент . ИЛИ 28 поступают на суммирующий вход счетчика 3, и производится перебор адресов блока 4 памяти. Считанная из последнего информация сравнивается в схеме 5 сравнения с кодом, поступающим с входов 6, и при считывании из блока 4 памяти равного кода сигнал сравнения с соответствующего выхода схемы 5 сравнения поступает через открытый элемент И 22 на выход 23 равенства коцов, одновременно этот сигнал с выхода схемы 5 сравнения через элемент ИЛИ 18 поступает на К-вход триггера 17, устанавливая его в состояние "0", запрещая тем самым "прохождение тактовых импульсов через элемент И 15, По сигналу на соответствующем выходе 2 дешифратора 1 можно определить номер найденного слова.Если в блоке памяти не оказывается равного кода, то при увеличении адресов происходит переполнение счетчика 3, сигнал переноса с его выхода через элемент ИЛИ 25 поступает на С-вход триггера 20 и устанавливает его в состояние "0". Сигнал логической "1" с инверсного выхода триггера 20 поступает на выход 24 неравенства кодов и через элемент ИЛИ 18 устанавливает в состояние "0" триггер 17, запрещая тем самым прохождение тактовых импульсов через элемент И 15.В обоих режимах считывание информации из блока 4 памяти и сравнение ее в блоке 5 сравнения с заданным кодом должно происходить за один период тактовой частоты, поступающей на вход 16. Формула изобретения Устройство для сравнения кодов, содержащее блок памяти, триггер, элементы И, элементы ИЛИ и схему сравнения, входы первой группы которой являются входами заданного кода устройства, а выход равенства соединен с первым входом первого элемента И, выход которого является выходом конца сравнения устройства, вход запуска устройства подключен к входу установки в единичное состояние первого триггера, прямой выход которого соединен с первым входом второго элемента И, второй вход которого подключен к входу тактовых импульсов устройства, вход установки в "О" первого триггера подключен к выходу пер- . вого элемента ИЛИ, первый вход которого соединен с выходом неравенства устройства, первый вход третьего элемента И соединен с первым входом четвертого элемента И, а выход соединен с первым входом второго элемента ИЛИ, первые входы пятого и шестого элементов И обьединены, о т л и ча ю щ е е с я тем, что, с целью расширения области применения за счет возможности1675878 Составитель Е. ИвановаТехред М,Моргентал Корректор Э. Лончакова Редактор И, Горная Заказ 3003 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 работы с кодами, записанными в блок памяти без сортировки, в устройство введены второй и третий триггеры, седьмой элемент И, третий элемент ИЛИ, дешифратор; элемент НЕ и реверсивный счетчик, информационные входы которого являются информационными входами устройства, ,вход разрешения записи подключен к входу установки устройства, а выходы разрядов соединенЫ с соответствующими входами дешифратора и адресными входами блокапамяти, выходы которого соединены с входами второй группы схемы сравнения, выходы "Меньше" и "Больше" которой подключены к входам установки соответственно в единичное и нулевое состояние второго триггера, прямой и инверсный выходы которого соединены с вторыми входами соответственно пятого и шестого элементов И, выходы которых подключены соответственно к второму входу второго элемента ИЛИ и вычитающему входу реверсивного счетчика, суммирующий вход которого соединен с выходом второго элемента ИЛИ, а вход установки в "0" подключен к выходу седьмого элемента ИЛИ, первый вход которого подключен к входу задания режима устройства, второму входу третьего элемента И и через элемент НЕ соединен с вторым 5 входом четвертого элемента И, выход которого подключен к первым входам пятого и шестого элементов И, выход второго элемента И соединен с первыми входами третьего и четвертого элементов И, второй вход 10 первого элемента ИЛИ подключен к выходуравенства схемы сравнения, вход запуска устройства соединен с вторым входом седьмого элемента И и входом установки в единичное состояние третьего. триггера, 15 информационный вход которого соединен свходом логического нуля устройства, прямой выход подключен к второму входу первого элемента И, инверсный выход подключен к выходу неравенства устройст ва, а синхровход соединен с выходом третьего элемента ИЛИ, входы которого подключены к выходам заема и переполнения реверсивного счетчика, выходы дешифратора являются выходами номера числа 25 устройства.