Цифровой фазометр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН цщ огг 51)5 С О 1 К 25/О ГОсудАРстВенный нОмитетПО ИЗОБ ЕТЕНИЯМ И ОТНРЫТИЛМПРИ ПЮТ СССР НИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬСТВ 2 8991. Бюл, Р 25 7.77 (088, кое свидет кл. С 01 К е свидетел кл. С 01 К льство СССР25/00, 1985,ство СССР25/00, 1986,(54) ЦИФРОВ(57) Иэобрествам измер сигналов в фазовых флуния повыш(56) АвторВ 1019356,АвторскУ 1092427,ОЙ ФАЗОИЕТРтение относится к устройения разности фаз двухусловиях амплитудныхиктуаций. Цель изобретеение быстродействия фазо метра. Фазометр содержит усилителиограничители 1 и 2, косинусный исинусный фазовые детекторы 3 и 4,компаратор 5, аналого-цифровые преобразователи 7 и 8 и постоянное запоминающее устройство 10, Введениев фазометр компаратора 6, блока 9элементов 2 И, элемента 11 совпадения, элемента 12 задержки и блока 13,регистрации памяти позволяет повысить быстродействие фазометра засчет исключения из него блока выделения модуля и обеспечения однозначности между результатами измеренияи разностью фаз входных сигналов.Изобретение относится к устройствам измерения разности фаз двухсигналов в условиях амплитудных ифазовых флуктуаций.Цель изобретения - повышение быстродействия фаэометра,На фиг.1 представпена блок-схемафазометра, на фиг,2 - диаграмма итаблица истинности, поясняющие прин"цип работы устройства.Фазометр содержит два усилителяграничителя 1 и 2, косинусный иинусный фазовые детекторы 3 и 4,ва аналого-цифровых преобразоватея (АЦП) 7 и 8, два компаратора 56, блок 9 элементов 2 И, постоянноеапоминающее устройство (ПЗУ) 10,1 лемент 11 совпадения, элемент 12задержки, блок 13 регистровой памяти, при этом выходы усилителейограничителей 1 и 2 соединены скосинусным и синусным фазовыми деТекторами 3 и 4, первый выход верхнего плеча косинусного детектора 3 25соединен с первым входом компаратора 5, сигнальным входом первого АЦП7, опорным входом второго АЦП 8, аетого второй выход нижнего плеча соединен с вторым входом компаратора 5;опорным входом первого АЦП 7,сигналь"Йым входом второго АЦП 8, первый ивторой выходы синусного фазового детектора 4 соединены соответственнос первым и вторым входом компаратора356, третьи стробирующие входы компараторов 5 и 6 соединены между собойвходом "Запуск" устройства, входами"Запуск" АЦП 7 и 8, выходы компараторов 5 и 6 соединены с соответствующими старшими адресными входами ПЗУ 10,Младшие адресные входы которого соединены соответственно с выходами элементов 2 И блока 9, информационныевыходы АЦП 7 и 8 соединены соответственно с входами элементов 2 И блока 9, так что первые информационныевыходы АЦП 7 и 8 соединены с первыми вторым входами первого элемента2 И а и-е выходы - с первыми и втоЭ50рыми входами п-го элемента 2 И, выхоры "Готовность данных" АЦП 7 и 8 соединены с первым и вторым входами элемента 11 совпадения, выходом подклю,ченного к входу элемента 12 задержки,выход которого соединен с входом-за 55виси данных блока 13 регистровой памяти, выходы ПЗУ 10 соединены с соответствующими входами данных блока 13, Е щент передач ения фазовых напров," ект фаз междо имеет- разнос При данном щаютсявпр лучае, ф лы Е 1+соя К Б 1 с На первом о фазовог втором выходах синетектора образуютсянапряжения Еи Е 4С 1+вхпЦ,соответственн Напряжения Е и Ес выходов косинусного фазового детектора подаются на сигнальные и опорные входы АЦП 7 и 8 относительно общей точки двух балансных детекторов. При запуске устройства информационным является только тот АЦП, на сигнальном входе которого напряжение меньше опорного, при этом на входе другого АЦП ситуация обратная и в результате преобразования информации на его выходе образуются уровни "Лог,1", которые поступают на соответствующие входы элементов 2 И блока 9 и дают разрешение на прохождение информации на вход ПЗУ 10 с информационного АЦП, На выходе информационного АЦП образуется код, пропорциональный отношениюЕ Г 2 КФ42 К О 1 совДл Ц 1-сов ( Е или -Е, 2 выходы кот ор ого являются выходами устройства.Устройство работает следующим образом,Входные сигналы, между которыми измеряется разность фаз, усиливаются усилителями-ограничителями 1 и 2, На выходе верхнего и нижнего плеча косинусного фазового детектора образуются соответственно напряжения Е и Е (фиг. 2):Цифровой фазометр, содержащий два усилителя-ограничителя, входы .которых являются входами устройства, выходами соединенные соответственно с входами косинусного и синусного фазовых детекторов, первый компаратор, выходом соединенный с соответствующим адресным входом постоянногр запоминающего устройства, два аналого-цифровых преобразователя, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены второй компаратор, блок элементов 2 И, элемент совпадения,элеДва типа информации, поступающиена соответствующие входы ПЗУ, с выходов компараторов 5 и 6 определяютвид функции на выходе АЦП (фиг, 2,табл.) и выбирают одну из двух областей ПЗУ 10, где защита функция2 атссср 2 или 2 агср в , ТакимЧобразом, при сопряжении кодов, поступающих на вход ПЗУ 10, на его выходе образуется код Ц, который посигналу с выхода элемента задержкизаписывается в блок 13 регистровойпамяти, выходы которого являютсявыходами устройства,Использование предлагаемого устройства позволяет повысить быстродействие фазометра за счет исключения из устройства блока выделения модуля и обеспечения однозначности между результатами измеренияи разностью фаз входных сигналов,реализуемого с помощью вновь введенных блоков. Формула изобретения 1 бб 1 б 71 бмент задержки и блок регистровой памяти, при этом первый выход косинусного фазового детектора соединен спервым входом первого компаратора,5сигнальным входом первого аналогоцифрового преобразователя и опорнымвходом второго аналого-цифрового преобразователя, второй выход косинусного фазового детектора соединен свторым входом первого компаратора,опорным входом первого аналого-циф рового преобразователя, сигнальнымвходом второго аналого-цифрового преобразователя, первый и второй выходысинусного фазового детектора соединены соответственно с первым и вторым входами второго компаратора,стробирующие входы первого и второ 20 го компараторов соединены между собой, входом "Запуск" устройства, входами "Запуск" первого и второго аналого-цифровых преобразователей, выходвторого компаратора соединен с соот 25 ветствующим старшим адресным входомпостоянного запоминающего устройства, младшие входы которого соединены с соответствующими выходами блокаэлементов 2 И,входами соединенныхЗ 0 с соответствующими информационнымивыходами первого, и второго аналогоцифровых преобразователей, выходы"Готовность данных" которых соединены с входами элемента совпадения,35выходом соединенного с входом элемента задержки, выход которого соединенс входом записи данных блока регистровой памяти, входы данных которогосоединены с соответствующими выхода 40ми постоянного запоминающего устройства, а его выходы являются выходамиустройства.1661671 Составитель А,Старосактор М,Янкович Техред С,Мигунова а КорректоР Н.Ревска Тираж 41.3 Подписи обретениямРаушская н КНТ оизводственно-издательский комбинат Гатент, г. Ужгород, ул гарин Заказ 2120 ВНИИПИ Гос стве 1 ног 111)1 комитета и Москва, Жткрытиям при д. 4/5