Стабилизатор переменного напряжения

СОК)Э СОВЕ ТС КИ ХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК(19) ( 1) 51)5 6 05 1- 1 ГОСУДАРСТВЕ ПО ИЭОБРЕТЕ ПРИ. ГКНТ ССС Й КОМИТЕТМ И ОТКРЫТИЯ ИЗОБРЕТЕН И ОПИСАН А 8 ТОРСКОМУ ЕЛЬСТВУ Г)1 2 88.8)етельство СССРР 144, 1989.ииГ 1/66, 1984.ОР ПЕРЕМЕННОГО Н(57) Иэ об ретение относится к злектротехн и ке. Целью изобретения является уменьшение уровня постоянной составляющей выходноГо напряжения. устройство содержит ключевой элемент 1 из выпрямительного диоднОГО моста, выход постоянноГО тока которого шунтирован силовым транзистором б, работающим в ключевом режиме, Входное напряжение сети измеряется датчиком 19 амплитуды напряжения преобразуется и сравнивается с опорным напряжением в1652967 5 10 блоке управления, который выдает сигнал на управление силового транзистора 6. При несимметрии формы полуволн напряжения сети в блок управления поступают сигналы от первого 7 и второго 8 датчиков тока, Под воздействием этих сигналов происходит Изобретение относится к электротехнике,Цель изобретения - уменьшение уровняпостоянной составляющей выходного напряжения.На фиг. 1 представлена принципиальная схема стабилизатора переменного напряжения; на фиг, 2 - временныедиаграммы, поясняющие его работу,Стабилизатор содержит ключевой элемент 1, состоящий из первого и второгодиодов 2 и 3, катоды которых обьединены, ааноды соединены с катодами третьего и четвертого диодов 4 и 5 соответственно. Междуанодами третьего и четвертого диодов 4 и 5и эмиттером силового транзистора 6, коллектор которого соединен с общей точкойкатодов первого и второго диодов 2 и 3,включены датчики 7 и 8 тока. Анод первогодиода 2 соединен с первым выводом 9 дляподключения сети. Второй вывод 10 дляподключения сети объединен с первым выводом для подключения нагрузки 11. Второй вывод для. подключения нагрузки 11подключен к аноду второго диода 3, Параллельно датчикам 7 и 8 тока подключены. входы соответствующих первого и второгоинтеграторов 12 и 13. Выходы первого и. второго интеграторов 12 и 13 соединены свходами дифференциального усилителя 14,выход которого соединен с входом инвертора 15 полярности импульсов и управляющим входом второго регулируемогоделителя 16 напряжения.Управляющий вход первого регулируемого делителя 17 напряжения соединен свыходом инвертора 15 полярности импульсов. Выводы коллектор - эмиттер силовоготранзистора 6 зашунтированы корректирующей цепочкой 18. Датчик 19 напряжениясодержит трансформатор 20, первичная обмотка 21 которого, являющаяся входом датчика 19 напряжения, соединена с первым ивторым выводами 9 и 10 для подключениясети. Вторичные обмотки 22 и 23 трансформатора 20 через первый и второй однополупериодные выпрямители 24 и 25 соединеныс входами соответствующих первоо и второго регулируемых делителей 17 и 16 напрякорректировка скважности сигналов управ ления силовым транзистором 6 по полупериодам до тех пор, пока средние значения напряжения на нагрузке не сравняются, за счет чего достигается поставленная цель, 2 ил. жения, Устройство 26 сравнения содержит первый и второй компараторы 27 и 28, выходы которых соединены с входами логического элемента И 29, Первые входы первого и второго компараторов 27 и 28 соединены соответственно с выходами первого и второго регулируемых делителей 17 и 16 напряжения, Вторые выводы первого и второго компараторов обьединены и соединены с первым входом устройства 26 сравнения, к которому подключен источник 30 опорного напряжения. Выход логического элемента И 29 через усилитель 31 мощности соединен с базой силового транзистора 6.Стабилизатор работает следующим образом.Во время положительного полупериода напряжения сети на выходе первого однополупериодного выпрямителя 24 появляется напряжение положительной полярности, текущая величина которого пропорциональна текущему значению напряжения сети (О 9,1 о, фиг, 2), На выходе первого регулируемого делителя 17 напряжения появляется напряжение положительной полярности; пропорциональное напряжению сети, которое далее поступает на инвертирующий вход первого компаратора 27 и сравнивается с опорным напряжением от источника 30 опорного напряжения (О 17, фиг, 2), Напряжение на выходе первого компаратора 27 имеет уровень логической единицы до тех пор, пока напряжение на инвертирующем входе меньше опорного (Ог 7, фиг, 2), После этого оно удерживается на уровне логического нуля, Напряжение на выходе второго компаратора 28 в этих условиях имеет уровень логической единицы, так как напряжение на выходе второго однополупериодного выпрямителя 25 и напряжение на выходе второго регулируемого делителя 16 напряжения равны нулю(О 16, фиг. 2), Напряжения с выходов первогол второго компараторов 27 и 28 поступают на входы логического элемента И 29; его выходное напряжение в течение интервала фазовых углов й+, когда напряжение сети превышает заданный номинальный уровень по амплитуде, имеет уровень логического нуля (О 9,1 о, Ог 7. Огв,е 20 25 30 35 40 45== - (1 - со а Е Л л/ 10 15 20 25 30 35 40 45 50 55 О 29, Оз, фиг. 2), В результате напряжение на выходе усилителя 31 мощности и на базе силового транзистора 6 совпадает по форме с напряжением на выходе логического элемента И 29. Таким образом обеспечивается запирание силового транзистора 6 в течение интервалов фазовых углов аи поддержание постоянства амплитуды напряжения на выводах для подключения нагрузки (О за,1 з, фиг., 2),Во время отрицательного полупериода в стабилизаторе происходят процессы. аналогичные описанным.Постоянная составляющая в выходном напряжении (01 о,11, фиг, 2) отсутствует при условии полной симметрии формы кривой напряжения сети и одинаковых величинах фазовых углов аи а в каждом полупериоде, На практике эти условия не всегда выполняются;так, форма полупериодов напряжения сети может быть несимметричной, например, из-за наличия четных гармоник, Подавление возникающей при этом постоянной составляющей в выходном напряжении может быть основано на принципе сравнения величин средних значений тока нагрузки ср+ и 1 ср- в каждом полупериоде, Полученная информация о разности (1 ср+. - ср-), т,е, сигнал ошибки, заводится в контур автоматического регулирования; в результате отработки ошибки обеспечивается состояние динамического равновесия, когда 1 ср+ - 1 ср- = О, Это и обеспечивает подавление постоянной составляющей, В предлагаемом стабилизаторе информацию о текущем значении токов нагрузки 1 в каждом полупериоде получают с помощью двух идентичных первого и второго датчиков 7 и 8 тока (О 7, Ов, фиг, 2). Эта информация интегрируется с помощью идентичных первого и второго интеграторов 12, 13, в которых постоянные времени в 10-20 раз превышают период напряжения сети. Таким образом, на оба входа дифференциального усилителя 14 с выходов перво-:, и второго интеграторов 12 и 13 поступают напряжения Оср- и Оср+, пропорциональные токам нагрузки 1 ср- и 1 ср+. Если напряжение Оср+, поступающее с второго интегратора 13, превышает Оср- с первого интегратора 12, то тогда под действием напряжения дифференциального усилителя 14, имеющего отрицательную полярность, напряжение на выходе второго регулируемого делителя 16 напряжения увеличивается. В то же время напряжение на выходе первого регулируемого делителя 17 напряжения уменьшается, . Как следствие, фазовый угол а+ в положительном полупериоде становится большим,чем фаз н ы и угол а . - в эт рг. - ., ьЙм поупериоде.Среднее значение ",;апряжения .,-,Оср-) определяот по, орлуе а+Ели+ = - -вр о; г плсро где Еип - амплитуда наг ояжения сети,Отс ода следует, ч о с увеличением а ч в положительном полупериоде напряжение Оср уменьшается, а Оср- с уменьшением в отрицательном полупериоде возрастает. Отработка сигнала ошибки происходит до тех пор, пока не установйтся динамическое равновесие, когда Оср- = Ос;, в , что и обеспе. чивает подавление постоянной составляющей выходного напряжения,Корректирующая цепочка 16 обеспечивает оптимизаци,о траектории выключения силового транзистора 6 в интервалах фазовых углов а+,Формула изобретения Стабилизатор переменного напряжения, содержащий клочевой элемент из четырех диодов и силового транзистора, коллектор которого подклю ен к соединенным между собой катодам первого и второго диодсв, анодь котор.:х со: нены с катодами третьего и четвертогс диодов соответственно, при этом анод первого диода соединен с первым выводом для подключения сети переменного тока. второй вывод для подключения сети переменного тока и первый вывод для подключения нагрузки обьединены, второй вывод для подключения нагрузки подключен к аноду второго диода, блок управления, содержащий датчик напряжения, вход которо. о соединен с первым и вторым выводами для подключения сети переменного тока, ,стройстьо сравнения, к первому входу которого подключен источник опорного напряжения, причем выход блока управления соединен с базой силового транзистора, о т л и ч а ющ и й с я тем, что, с целью уменьшения уровня постоянной составляющей выходного напряжения, введены первый и второй датчики тока нагрузки, первый и второй интегратора, дифференциальный усилитель, инвертор полярности импульсов, первый и второй регулируемые делители напряжения, усилитель мощности и корректирующая цепочка, при этом датчик напряжения выполнен в виде трансформатора, выводы первичной обмотки которого являются вхо1652967 гггв ФдяСоставитель А.ЗенченкоТехред М,Моргентал ктор Т,Малец дактор А.Ога Подписноетениям и открытиская наб., 4/5 Тираж 476венного комитета по иэо 113035, Москва, Ж, Ра Заказ 1772 ВНИИПИ Госуда при ГКНТ СССР роизводстеенно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 дом датчика напряжения, а вторичные обмотки соответственно через первый и второй однополупериодные выпрямители соединены с входами соответствующих первого и второго регулируемых делителей напряжений, устройство сравнения содержит первый и второй компараторы и логический элемент И, причем первые входы первого и второго компараторов соединены с выходами первого и второго регулируемых делителей напряжения, вторые выводы первого и второго компараторов объединены и соединены с первым входом устройства сравнения, выходы первого и второго компараторов подключены к входам логического элемента И, выход которого через усилитель мощности соединен с базой силового транзистора,первый и второй датчики тока нагрузки включены между змиттером силового транзистора и анодами третьего и четвертого диодов соответственно, параллельно каж дому иэ датчиков тока подключены входысоответствующих первого и второго интеграторов, выходами соединенных свходами дифференциального усилителя, выход которого соединен с управляющим входом вто рого регулируемого делителя напряжения ивходом интвертора полярности импульсов, причем выход инвертора полярности импульсов подключен к управляющему входу первого регулируемого делителя напряже- ,15 ния, а параллельно выводам коллектор -змиттер силового транзистора включена корректирующая цепочка.