Ассоциативное устройство для линейной интерполяции

СООЭ СОНЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 191 111 А 1 95 ц) С 06.Г 15/353 686131/24305.895,05.91агестанск й техническии и в, О.Г,Кокаев 5А.Магомедов8.8)видетельство СССР06 Р 7/544, 1985детсльство СССР06 Р 705 1983 Б.М.Исмаил урхаев и И 68 1.325 (О вторское с 812, кл. С торское сви 2684, кл, ( 10 РОЙСТВО ДЛЯ бло16 тельцои тех 1 иеутем до ход3 и чанты и и 5од 1реги сходной функцизначения функци значениетабличные и ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(57) Изобретение относится к вычислительной технике и может использовать 1 зобретецие относится к вычислинике и может быть исполь но в ст ойствах обработки цифр зова у рвой информации,Цель изобретения - расширенфункциональных возможностей иполнительнаго вычисления функций мтодом,линейцой интерполяции,На Лиг, 1 представлена блок-схустройства, на фиг. 2 и 3 - варпрошивок блоков памяти,Устройство содержит блок 1 памяпризнаков, блок 2 ассоциативной ити, группу элементов И 3, элемент45 группы элементов. И 5 и 6, двегруппы элементов 7 и 8 задержки9 четвертого синхросигнала, выхустройства, регистр 11, группу 2ся в устройствах для обработки цифровой информации. Целью изобретения яв-ляется расширение функциональных возможностей за счет дополнительного вычисления функций методом линейной интерполяции. Устройство содержит первый и второй блоки памяти, блок ассо" циативцый памяти, первую - четвертую группы элементов И, первый и второй элемент И, первую и вторую группу элементов задержки, первый и второй регистры, группу регистров, соединенных определенным образом. Изобретение позволяет производить операцию двоичного суммирования нескольких чисел, а также операцию вычисления тригонометрических функции, 3 ил. Я стров 12, группу элементов И 13,14 памяти функций, регистры 15 иэлемент И 17, входы старшей 18 имладшей 19 частей аргументов устства, вход 20 третьего синхроимпса, вход 21 управления режимом, в22 второго синхроимпульса 5 входпервого синхроимпульса, вход 24 ттовых импульсов сдвига устройствавход 25 слагаемых устройства,Б основу вычисления тригонометческих функций положена формула днейной интерполяциидля 1-го и (1+1)-го шагов отсчета,Х,Х - значения аргументов функциидля фиксированных точекотсчета,Х - аргумент искомой функции.Считаем, что Х = Х, - Х= 1,тогда У = У; + (У;, - У;)(Х - Х,);введем следующие обозначения, Л=У +ЛВ. 1 1 1 Представленная функциональная схема устройства ориентирована на вычис ление тригонометрических функций по Формуле (1) с учетом, лто Х меняется от 0 до 90.Устройство работает в двух режимах: первый режим - режим вычисления тригонометрических функций; второй режим - режим вычисления суммы нескольких чисел.Рассмотрим работу устройства в ре" жиме вычисления тригонометрических 25 функций,По информационным входам 18 и 19устройства по сигналу, поданному навход 20, соответственно в первый 15 30и второй 16 регистры записываются целая Х, и дробная (Х - Х) части аргумента Х функции, По целой части Харгумента, которая является адресомдля блока 14, считывается значениеУ , а по второму выходу считываетсяФзначение А, = У,+ - У, . Считаннаяинформация У, и А, поступает соответственно на вход третьего регистра 11и входы группы регистров 12. В зависимости от значения битов аргументадробной части (Х - Х,) второго регистра 16, значение А , считанное по,1 фвторому выходу блока 14, по управляю"щему сигналу, подаваемому на вход 9 45устройства, записывается в группу регистров 12, причем запись происходитсо сдвигом на один разряд относительно предыдущего, за исключением регистра 12.1Сдвиг информации произвоцится в сторону старших разрядов иорганизован монтажно. Таким образомв группе регистров 12.1 - 12.п получают частичные произведения выраженияА,В. Значение У считанное по первому выходу блока 14, записываетсясоответствующим образом в третий регистр 11 по управляющему сигналу, подаваемому на вход 9 устройства,При поступлении управляющего сигнала на второй вход элемента И 17 ина вторые входы группы элементов И 3по входу 22 и подаче сдвиговых импульсов по входу 24 на входы блока 1одновременно поступают одноименныеразряды (и+1) слагаемых, которые втечение тактового импульса определяют адрес слова, считываемого из блока 1.Считанное из блока 1 слово явпяет .ся частью признака, подаваемого навходы блока 2, причем все разряды,кроме младшего, задерживаются на одинтакт. Остальной частью признака являются все, кроме старшего, разряды,считанные из блока 2 и задержанныена один такт,Сформированный признак дополнительно синхронизируется на элементахИ 4 - 6 путем подачи сигнала по входу 23, передний фронт которого начинается позже, а задний - раньше тактового импульса, подаваемого по входу 22. Это обусловлено неидеальностырэлементов 7 и 8 задержки.В том же такте, в котором бып подан разрядный срез слагаемых, на выходе 10 блока 2 появляется одноименный выходной разряд. Таким образомна выходе получают результат в после"довательном коде, который и являетсязначением искомой функции.Во втором режиме работы устройствазапись слагаемых в регистр 11 и вгруппу регистров 12 происходит с входов слагаемых 25 по управляющему сигналу, поступающему по входу 21, причем в режиме суммирования слагаемыхзапись информации в регистр 11 и вгруппу регистров 12 по входам 25 происходит без сдвигов. При поступленииуправляющих сигналов по входу 24 ипо входу 22 одноименные разряды всехслагаемых через группу элементов И 3и элемент И 17 одновременно поступаютна вход блока 1, Далее суммированиепроисходит согласно описанному алгоритму, и на выходе 10 блока 2 получают сумму слагаемых.Формула изобретенияАссоциативное устройство для линейной интерполяции, содержащее блок ассоциативной памяти, блок памяти признаков, первый элемент И, три, группы элементов И, две группы элементов задержки, причем информационный выход блока ассоциативной памяти соединен с информационным выходом устройства, вход первого синхроимпульса которого соединен с первыми входами элементов И первой и второй групп и первого элемента И, второй вход которого соединен с выходом младшего разряда блока памяти признаков, выходы остальных разрядов соединены с входами соответствующих элементов задержки первой группы, выходы которых соединены с вторыми входами соответствующих элементов И первой группы, выходы разрядов признака блока ассоциативной памяти соединены с входами соответствующих элементов задержки второй группы, выходы которых соединены с вторыми входами соответствую щих элементов И второй группы, выходы элементов И первой и второй групп и первого элемента И соединены с адресным входом блока ассоциативной памяти, первый адресный вход блока па мяти признаков соединен с выходами элементов И третьей группы, первый вход которых соединен с входом второго синхроимпульса, о т л и ч а ю - щ е е с я тем, что, с целью расшире - ЗО ния функциональных возможностей путем дополнительного вычисления функций методом линейной интерполяции, в не - го введены три регистра, блок памяти функций, четвертая группа элементов35 И, второй элемент И, группа регистров, причем входы старших и младших разрядов аргумента устройства соединены с информационными входами соответственно первого и второго регист ров, входы разрешения записи которых соединены с входом третьего синхроимпульса устройства, выход первого регистра соелицец с адресным входом блока памятц Функций, выход опорных значений функции которого соединен с первым информационным входом третьего регистра, выход приращения функции блока памяти функций соединен с первыми цнформационнъми входами регистров группы, вторые информационные входы которых и вход третьего регистра соединены с входом слагаемых устройства, выходы разрядов второгорегистра соединецы с первыми входами, соответствующих элементов И четвертой группы, выходы которых соединены с входами разрешения записи регистров группы, вход четвертого синхроимпульса устроцства соединен с вторыми входами элементов И четвертой группы и входом разрешения записи третьего регистра, вход сдвига которого соединен с входами сдвига регистров группы и входом тактовых импульсов сдвига устройства, вход задания Функции которого соединен с входами управления режимом регистров группы и третьего регистра, выход которого соединен с первым входом второго элемента И, . второй вход .которого соединен с входом второго синхроимпульса, выход второго элемента И соединен с вторым адресным входом блока памяти признаков, первый информационный вход и-го регистра группы выполнен сдвинутым в сторону старших разрядов на иразрядов, где и = 1, 2, , 1 с, 1 с - разрядность младшей части аргумента,7649567 7 О 7 ао 7 0 Составитель А. Зоринактор А.Огар Техред М,Моргентал Корректор Н.Ренская роиэводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 10 аэ 3523 Тираж 419 НИИПИ Государственного комитета по иэобретени 113035, Москва, Ж, РаушскаяПодписноем и открьггиям при ГКНТ СССнаб., д. 4/5