Устройство нагружения для проверки стабилизаторов напряжения и источников питания

(54) УСТРОЙ ПРОВЕКИ С ЖЕНИЯ И ИС (57) Из брете измен тельно польо ано напряжения изобретен я НВя тока наг тво ССС8, 1966,1 во ССС8, 1981 ГОСУДАРСТВЕ 1+1 ЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И 01 КРЬТИЯМПРИ ГКНТ СССР ТОРСКОМУ СВИДЕ Е,ЯСТВУ(56) Авторское свидотельМ 227416, кл. 6 01 И 31/Авторское свидетельМ 817620, кл. б 01 В 31/ СТВО НАГРУЖЕНИЯ ДЛЯ ТА ЬИП ИЗОТО РО В НАП Р ЯТОЧНИКОВ ПИТАНИЯ НИЕ ОТНОСИТСЯ К КОнтРО.".ЬНО й технике и может бьть исри контроле стабилизаторов и источников пита ин Цель - повь,аение точности задарузки за счег уменьчен я1626226 40 влияния базовых токов нагрузочных транзисторов на ток нагрузки и повышение надежности устройства эа счет уменьшения токов на рузочных транзисторов, Устройство содержит блок 1 задания режима, элемент 2 сравнения, нагрузочные транзисторы 3,1 - 3., согласующий транзистор 4, сумматор 5, резисторы 6, 7.1-7 8, 9, компаратор 10, выходные клеммы 11, 12. Блок 1 задания режима содержит регистр 13. Элемент 2 сравнения содержит цифроаналоговый преИзобретение о осится к контрольно - измерительной технке и может быть использовано при кон роле стабилизаторов напряжения и источников питания.Цель изобретения - повышение точности задания тока нагрузки за счет уменьшения влияния базовых токов нагрузочных транзисторов на ток нагрузки и повышение надежности устройства за счет уменьшения токов нагрузных транзисторов,На чертеже приведена схема устройстУстройство содержит блок 1 задания режима, элемент 2 сравнения, нагруэочные транзисторы 3.1 - 3 согласующий транзистор 4, сумматор 5, первый резистор 6, нагруэочные резисторы 7,1 - 7., второй резистор 8, третий резистор 9, компаратор 10, вторую 11 и первую 12 выходные клеммы.Блок 1 задания режима содержит регистр 13, элемент 2 сравнения содержит цифроаналоговый преобразователь 14 и усилитель 15. Сумматор 5 содержит резистор 16, резисторы 17.1 - 17 усилитель 18 и резистор 19,Блок 1 задания режимов соединен информационными и синхровходом с соответствующими входами устройства, выходами - с первыми входами элемента 2 сравнения, соединенного вторым входом с выходом сумматора 5, выходом - с базой согласующего транзистора 4, соединенного эмиттером с базами нагрузочных транзисторов 3.1 - 3 соединенных эмиттерами непосредственно с соответствующими входами сумматора 5, а через соответствующие нагрузочные резисторы 7.1 - 7. - с общей шиной устройства и с первой выходной клеммой 12 устройства, вторая выходная клемма 11 которого соединена с коллекторами нагрузочных резисторов 3.1 - 3., коллекгор согласующего транзистора 4 содинен с коллекторами нагрузочных тран 10 15 20 25 30 35 образователь 14 и усилитель 15, Сумматор 5 содержит резисторы 16, 17,1 - 17., 19 и усилитель 18, Введение резисторов 6, 8, 9, компаратора 10 и новых связей уменьшает ошибку задания тока нагрузки, связанную с базовым током нагрузочных транзисторов 3.1-3 и обеспечивает защиту нагрузочных транзисторов 3.1-3, от перегрузок по току, что повышает точность задания тока нагрузки и надежность устройства соответственно. 1 ил,зисторов 3,1 - 3 эмиттер - непосредственно с соответствующим входом сумматора 5, а через первый резистор 6 - с общей шиной устройства, Вторая выходная клемма 11 устройства соединена через второй резистор 8 с первым выводом третьего резистора 9, соединенного вторым выводом с шиной питания ус ройства, общая шина которого соединена с первым входом компаратора 10, соединенного вторым входом с первым выводом третьего резистора 9, а выходом - с входом сброса блока 1 задания режима.Блок 1 задания режима выполнен на микросхеме К 555 ТМ 9, ЦАП 14 - на микросхеме 57 2 ПА 1, усилитель 3 и сумматор 5 выполнены на микросхеме К 1408 УД 1. В качестве согласующего транзистора 4 и нагрузочных транзисторов 3.1 - 3, используют транзисторы типа КТ 827 А; компаратор 10 - микросхема типа К 554 САЗА.Устройство работает следующим образом,Проверяемый источник питания подключается к входным клеммам 11 и 12. На входы регистра 13 в блоке 1 подают код тока нагрузки проверяемого источника питания (или стабилизатора напряжения). При поступлении команды "Прием" код запоминается регистром 13 и поступает на входы элемента 2 в ЦАП 14, где преобразуется в ток, который поступает на входы усилителя 15 и преобразуется в напряжение, причем величина тока и напряжения зависят от напряжения на входе обратной связи ЦАП 14. Выходным напряжением усилителя 15 управляют транзисторы 4 и 3.1 - 3Резисторы 7,1 - 7, являются датчиками тока нагрузки, а поскольку входы сумматора 5 подключены к эмиттерам транзисторов 4 и 3,1 - 3 то напряжение на входе сумматора 5 пропорционально току нагрузки. Это напряжение поступает на вход обратной связи ЦАП 14, тем самым регулирует выходной ток ЦАП 14, а значит и ток нагрузки, 182622 бЗависимость напряжения на выходесумматора от тока нагрузки имеет видЯбВб В 71 В 72--- + Я;, - - + Я 72 -- +В 16В 17.1В 17.2В 7, -Овых,сум+Я г. --В 17119прлчемяб + я 7т я 7 2 +я 7=- ток нагрузки, де В 6, В 7 В 7.2, В 7- сопротивления нагрузочных резисторовВ 16, В 17,1, В 17.ь В 17. - сопротивления соответствующих входных оезистороь сум матора 5;Г 6 ,17 1, 9172, Я 17 ЧОКИ ПРОТЕКД ю цие через соответствующие 1 дгруэочны резисторы;Овых.сум - вьходное напряжение сумматора 5;Л 19 - сопротивление резистора обратн й связи сумматораЕсли принят., чтоВб В 71 В 7В 16 В 17,1 В 17 2 В 17,1то получаем( Я 6 + Я 7,1 + Г 172 + Я 7)Д = Олх сум В 19 Принимая К = -зВ 19, получаемК = =О вых.сум,Напряжение на выходе усилителя 18 сумматора 5, а соответственно, и на входе обратной связи ЦАП 14 пропорционально величине тока нагрузки проьерчемого источника питания. При отклонении тока нагрузки от заданной величины изменяется напряжение на входе обратной связи ЦАП 14, соответственно меняется выходной ток ЦАП 14 и выходное напряжение усилителя 15, воздействующее на транзисторы 4 и 3,1 - 3., так, что величина отклонения тока нагрузки стремится к нулю.Защита нагрузочных транзисторов 4 и 3,1 - 3. происходит следующим образом. При превышении напряжения на входной клемме 11 заданно.1 величины увеличивается ток через реэистивный делитель на резисторах 8 и 9 и напряжение в средней точке этого делителя увеличивается относительно общей точки, Гри этом компаратор 10 переходит в состояние, пГи котором сигнал на его выходе сбрасывает регистр 13. Это приводит к уменьшению тока нагрузки до , н 1, что предотвращает пробои транзисго.ов 1 и 3, -3Порог напряжения срабатывзнилд ци ы определястся слецующей Формулой;Вв О= Е -В 9 10 де Вз - сопротиьление резистора 8;В 9 - сопротивление резистора 9: Е - напряжение источника пи дния, Овср - напряжение на клемме 11, прикотором срабатывает защита.Вор выбиратся из граф 1 ков областимаксимальных режимов тоанзисторов 4 и ;,1 - 3, так.х 1 образом, чтоьбы при напряжении на клемме 11, равном Опар, и максимальнгм токе нагрузки режимтранзисторов С и 20 3,1 - 3. н-. бьли максимал,1 ыми.Как видно из описания работы устройства, со,лдсующий транзистор 4 выпо няет роль у ллителя го току, а также роль допол:,;гел ого нагрузочно"о транзистора, это 25 г 1 рив,.дит к перердспределени о входноготока устройства ме;кду соглдсуюгцим 4 и ндгрузочным 3,1 - 3. транзисгорами и соогветственно к снимению про екающего г" ка и рас еивдемой мощности на нагрузочных 30 транзис 1 ордх 3 1 - 3. для тех же зндчен.1 йтокандруэки. Резистор б, кдк дополнительный измерительный ре" исгор, при соогветствующем включении сумматора 5, также способствует снижению рассеивде мой мощности на резисторах 7,1 - 7В устр йстве ток нагрузкиотли 1 аетсяот суммарного значения токов, протекающих через резисторы б и 7.1 - 7.:олько нд величину базового тока транзистора 4, ко 1 о рый значительно меньше, чем сумма базовых токов нагрузочных транзисторов 3.1 - 3., поэтому ошибка задания гока , связанная с базовым током, существенно уменьшается, тем самым увеличиваегся точность 45 задания токанагрузкиИспользование отключения транзисторов 4 и 3.1 - 3, при повышении напряжения на клеммах 11 и 12 предотвращает выход режимов транзисторов из области макси мдльных режимсв, тем самым искл,счдетсявоэможность их пробоя. Обеспечение "облегченного" режима работы транзисторов 4 и 3.1 - 3. уменьшает вероятность и", отказа и повышает надежность устройства, 55Формула изобретения1. Устройство нагруженная для прсверки стабилизаторов напряжения и источников1626226 Составитель ВДворкинТехред М,Моргентал Корректор С,Шекмар Редактор Н,Яцола Заказ 278 Тираж 419 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 1 3035, Москва, лг, Раушская наб 4/5 Производственно-издательский комбина "Патент", г. Ужгород, ул,Гагарина, 101 питания, содержащее блок задания режимов, соединенный информационными входами и синхровходом с соответствующими входами устройства, выходами - с первыми входами элемента сравнения, соединенно го втсрым входом . выходом сумматора, выходом - с базой согласующего транзистора, соединенного эмиттером с базами нагрузочных транзисторов, соединенных эмиттерами непосредственно с соответствующими вхо дами сумматора. а через соответствующие нагоуэочные резисторы - с общей шиной устройства и с первой выходной клеммой устройства, вторая выходная клемма которого соединена сколлекторами нагрузоч ныхтранзисторо отличающееся тем, что, с целью повышения точности задания тока нагрузки и надежности устройства, в него гведены комг эратор и три резистора, причем коллектор согласующего транзистп ра соединен с коллекторами нагрузочных транзисторов,эмиттер - непосредственно с соответствующим входом сумматора, а через первый резистор - с общей шиной устройства, вторая выходная клемма устройства соединена через второй резистор с первым выводом третьего резистора, соединенного вторым выводом с шиной питания устройства. общая шина которого соединена с первым входом компаратора, соединенного вторым входом с первым выводом третьего резистора, а выходом - с входом сброса блока задания режима.2. Устройство поп.1, отл ича ющеес я тем, что блок задания режима содержит регистр, соединенный синхровходом, информационными входами, входом сброса с соответствующими одноименными входами блока задания режима, выходами - с входами блока задания режима,3. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что элемент сравнения содержит цифроаналоговый преобразователь, соединенный информационными входами м входом обратной связи соответственно с первыми и вторыми входами элемента сравнения, выходом через усилитель - с выход дом элемента сравнения.