Устройство для обработки нечеткой информации

СООЗ СОВЕТСКИХсОциАлистичеснихРЕСПУБЛИК ОСУДАРСТВЕНК О ИЗОБРЕТЕНИЯ ПРИ ГКНТ СССР И КОМИТЕТ И ОТНРЫТИ ОПИСАНИЕ ИЗОБРЕТ тв я оба также редствавтомати- етких вух сдвиготаторов 3,и 2, к АВТОРСКОМУ СВИДЕТЕЛЬСТ 1(56) Авторское свидетельство СССРР 1256019, кл . С 06 Р 7/00, 1984 .Авторское свидетельство СССРР 1487028, кл. С Об Р 7/50, 1987,(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ НРЧНКОЙ ИНФОРМАЦИИ57) Изобретение относится к вычислтельной технике и технической кибенетике и может быть использовано вспецпроцессорах для обработки нече Изобретение относится к вычислительной технике и технической кибернетике и может бьггь использовано в специализированных процессорах длработки нечеткой информации,при построении технических смоделирования рассуждений изации принятия решений в нечусловиях.Целью изобретения является расшире"ние класса решаемых задач эа счетвычисления функций нечеткой логикис операциями импликации, импликацииконъюнкции, дизъюнкции, отрицания,штрих Шеффера, стрелка Пирса,На чертеже представлена блок-схемаустройства.Устройство состоит из двых регистров 1 омму ЯО 161925 щ)5 С 06 Р 7/50, 7/О кой информации, а также при построении технических средств моделированиярассуждений и автоматизации принятиярешений в нечетких условиях. Целью,изобретения является расширение области применения путем обеспечениявоэможности вычисления результата операций нечеткой логики с ограниченны"ми операциями и сокращение числа информационных выходов устройства. Устройство содержит два сдвиговых регистра, три коммутатора, группу элементов И, элемент И, элемент ИЛИ. Поставленная цель достигается благодаряприменению унитарного кода и коммутаторов, обеспечивающих выдачу прямогоили инверсного нечетного значенияпеременной. 1 ил, 1 табл. и 4, группы элементов И 5, элемента И 6, элемента ИЛИ 7, коммутатора8, причем каждый из коммутаторо 3,4и 8 содержит элементы И - ИЛИ 9, уст- ффф ройство имеет входы 1 О первого и 11 второго операндов, тактовый вход 12, вход 13 пуска, входы 14 - 16 настрой-ки, выходы 17 разрядов р.езультата.Регистры 1 и 2 служат для приема, сдвига и хранения унитарных кодов чисел, поданных с коммутаторов 3 и 4 соответственноКоммутаторы 3,4 и 8 служат для прямой или инверсной переда-: чи на свои выходы унитарных кодов, чисел, поданных на информационные входы./ В результате инверсной передачи на выходе коммутатора Формируется отрицание А=1-А числа А, поданного на его информационный вход.Алгоритм работы устройства следующий.Значения переменных А и В, поданные на информационные входы соответственно первого и второго коммутаторов, затем из коммутаторов передаются(в зависимости от вида операции) либобез изменения, либо в преобразованном виде (в виде отрицания) соответственно в первый и второй сдвиговыерегистры. После этого осуществляетсяодновременный сдвиг содержимого обоихрегистров. В первом регистре содержимое сдвигается в сторону старших раз" 15рядов, а во втором - в сторону младших. Сигналом окончания сдвига и Аормирования ограниченной суюи чиселзаписанных в регистрах, будет наличиеединицы либо в старшем разряде перво" 20го регистра, либо в младшем разрядевторого регистра, По этому же сигналусодержимое первого регистра передается на третий коьщутатор, который опятьже в зависимости от вида операции либо передает число из первого регистрав неизменном виде на выходы устройства, либо формирует отрипание полученного числа и передает его на выход,Каждый 1-й из трех коммутаторов по управляющсму сигналу у =1, где д=1,3,передает число с инАормационных входовна выходы без изменений, а по сигналу у=0 передает на выходы отрицаниечисла, поданного на информационныевходы.35Таким образом, признаком, определяющим получеже результата той илииной из выполняемых устройством логических операций над переменными А и В,будет набор значений управляющих сиг 40налов (у 1 у уэ) на управляющих входах трех коммутаторов, Соответствиемежду выполняемой операцией и .набором значений управляющих сигналов у,У, У, показано в таблице,Простота алгоритма выполнения указанных операций свидетельствует о пре"имуществе унитарного кода перед двоичным в данном случае,Устройство работает следующим об 50разом.На входы 10 и 11 коммутаторов 3,и 4 подаются унитарные ш-разрядныекоды значений переменных соответст 55венно А и В, По сигналу с входа 13устройства значения с выходов коммутаторов 3 и 4 записываются соответственно в регистры 1 и 2, На вход 12 устройства поступают тактовые импульсы, которые через элемент И 6 проходят на входы управления сдвигом регистров 1 и 2. Содержимое регистра 1( сдвигается в сторону старших разрядов, а содержимое регистра 2 - в сторону младших разрадов до тех пор, пока либо.в старшем разряде регистра 1, либо в младшем регистра 2 не появится единица. Как только это произойдет, на выходе элемента ИЛИ 7 появляется единичный сигнал, который закрывает элемент И 6 для прохождения тактовых импульсов на входы управления сдвигом регистров и одновременно открывает элементы группы И 5 для передачи содержимого регистра 1 на информационные входы коммутатора 8.Ф о р м у л а изобретенияУстройство для обработки нечеткой информации, содержащее первый и второй сдвиговые регистры, группу элементов И и элемент ИЛИ, причем выходы разрядов первого сдвигового регистра соединены с первьжи входами соответствующих элементов И группы, о т л и - ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет вьгчисления Аункций нечеткой логики с операциями импликации, импликации коньюнкции, дизъюнкции, отрицания, штрих Шед 4 ера, стрелка Пирса, в него введены три коммутатора и элемент И, причем входы первого и второго операндов устройства соединены с информационными входами соответственно первого и второго коммутаторов, выходы которых соединены с информационными входами соответственно первого и второго сдвиговых регистров, выход -го разряда первого сдвигового регистра (=1,2ш, где ш - старший разряд входных операндов) соединен с первым входом-го элемента И группы, выход которого соединен с первым входом -го элемента И группы выход которого соединен с информационным входом х-го разряда третьего коммутатора, выход ш-го разряда первого сдвигового регистра соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого разряда второго сдвигового регистра, выход элемента ИЛИ соединен с вторыми входами элементов И группы и инверсным входом элемента И, .прямой вход которого сое"52 6т.-го элемента 2 И-ИЛИ соединен с информационным входом д-го разряда коммутатора, второй прямой вход каждого элемента 2 И-ИЛИ соединен с. управляющим входом коммутатора, третий прямой вход т,"го элемента 2 И-ИЛИ соединен с . информационным.входом (ш-ь+1)-го раз" ряда коммутатора, управляющий вход которого соединен с инверсным входом элемента 2 И-ИЛИ, выходы элементов 2 ИИЛИ соединены с выходами соответствующих разрядов коммутатора. 16192 Операция Формула П=тат.п (1, А+В)Р=1-0=0Б=шн(1,1-А,+1-В)==шзп(1,1+В)К=1-8=811 =штл(1,А+В) =А-тВ1 г=тадп(1,А+В)=В-фАА=1-А, (В=О) ДизъюнкцияСтрелка ПирсаШтрих ШеААера Конъюнкция Импликация Отрицание динен с входом тактовых импульсов уст"ройства, вход настройки которого соединен с управляющими входами коммутаторов, выход элемента И соединен свходами сдвига первого и второгосдвиговых регистров, вход разрешениязаписи которых соединен с входом пуска устройства, выход которого соединен с выходом третьего коммутатора,первый сдвиговый регистр выполненсдвигающнм в сторону старших разрядов,причем кажпьтй коммутатор содержит шэлементов 2 И-ИЛИ, первый прямой вход 1 1 1 1 О О О ОО 1 1 О О 1 1 1 О О О 1 1 О1619252 Составитель А,ЗоринТехред Л.Сердокова КорректоР Л.Бескьщ едактор отыл нисное ГКНТ СССР ательский комбинат "Патент", г,ужгород, ул. Гагарина,1 Производствен Заказ 47 Тираж ВНИИПИ Государственного комитета п 113035, Москва, Ж зобретениям и открытия Раушская наб д, 4/5