Устройство для сопряжения двух эвм

-", 1 САН Н АВТОРСИО ИДЕТЕПЬСТ мов,во СССРО, 1985.СССРО, 1988. цать ИЛИ. СТРОЙСТВО ДПЯ СОПРЯБЕШЯ ДВУХ М Изобретение относится к вычислительной"технике и м быть йспользовано при построен ногомашинных систем, работающих в реальном масштабе времени.Целью из яется повыше ние быстрод йства.Па черте на т" ройства.Устройство содержит информационные входы 1, 2, регистры 3, 4 входньм данных, адресные входы 5, б, регистры 7, 8 адреса, коммутаторы 9, 10, элементы ШШ 11., 12, входы 13, 14 записи, элементы И 15, 16, триггеры 17, 18, элементы И 19, 20, элементы 21, 22 задержки, входы 23, 24. чтения,. элементы И 25, 26, элементы ИЛИ 27, 28, элементы И 29-32, триггеры 33-36, элементы И 37, 38, элементы ИЛИ 39-42, выходы 43, 44 ответа, триггер 45, блок 46 памяти, регистры 47, 48 выходных данных, информационные выходы 49 50. трой об о работает след разом.В завиустронствработы. ожет ии м 1 иц ЭВ режим мости от обра имеет несколь обретения явл ействия устро же представле схема ус остуего поГОСУДАРСТВЕННЫЙ. КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и может быть исполь.зовано при построении многомашинньм систем, работающих в реальном масш". табе времени. Целью изобретения является повышение быстродействия.Устройство содержит блок памяти, два коммутатора, два регистра входных данных, два регистра выходных данных, два регистра адреса, семь триггеров, два элемента задержки, двенад- ..элементов И, восемь элементов 1 нл Режим обращения одной ЭВМ.В начальный момент времени триггеры 17, 18, 33-36 находятся в нулевом состоянии, на единичный и нуле" вой входы триггера 45 поданы логические "0", а на обоих его выходах присутствуют "1". Эти сигналы запрещают обмен информацией как с первой, так и со второй ЭВМ.Предположим, осуществляется операция "Запись" со стороны первой ЭВМ. При этом на вход 1 помещаются данные, а на вход 5 - адрес, сигнал "Эапись" на входе 13 взводит триггеры 17 и 33 и подается в регистры 3 и 7, в которых фиксируются данные и адрессоответственно. Сигнал с выхода триггера 33 через элемент ИЛИ 41 п пает на выход 43 "Ответ", Приявлении ЭВМ снимает сигналы данных,адреса и записи, при этом триггер 33сбрасывается и снимает сигнал "Ответ"с выхода 43, На этом участие ЭВМ воперации записи заканчивается, Дальнейшая передача информации в блок46 памяти осуществляется под управлением данного устройства следующим образом, 10Сигнал с нулевого выхода триггера17 запрещает повторную запись и чтение до того момента, пока данные,зафиксированные в регистре 3, не будут записаны в блок 46 памяти. Сигнал с единичного выхода триггера 17через элемент ИЛИ 39 поступает нанулевой вход триггера 45.При этомтриггер 45 сбрасывается. и на егоединичном выходе устанавливается сигнал разрешения передачи данных, адреса и сигнала "Запись" в блок 46 па мяти. При появлении сигнала записина выходе элемента ИЛИ 27 элемент21 задержки через время, достаточное 25для окончания процессов установленияв блоке 46 памяти, формирует импульс,который передается на выход элемента И 29 и сбрасывает триггер 17, Приэтом на выходе элемента ИЛИ,39 появляется низкий уровень и триггер 45устанавливает на своих выходах высокие уровни, запрещая передачу иНформации,При операции чтения сигнал "Чтение" поступает на вход 23 и черезэлемент ИЛИ 11 Фиксирует в регистре7 адрес, подаваемый на вход 5. Сигнал"Чтение" проходит через элемент И 37,на другом входе которого присутствует высокий уровень, и через элементИЛИ 39 поступает на нулевой вход триггера 45, который при этом сбрасывается, На его единичном выходе устанавливается низкий уровень, которымразрешается передача адреса и сигнала чтения. При появлении сигналачтения на выходе элемента ИЛИ 28 элемент 22 задержки через время, достаточное для окончания процессов установления в блоке 46 памяти, формирует импульс, который передаетсяна выход элемента И 31 и устанавливает триггер 35, при этом в регистре 47 фиксируются данные с выхода55блока 46 памяти и на выходе 43 появляется сигнал "Ответ". Кроме того,низкий логический уровень с нулевого выхода триггера 35 через элемент И 37 и элемент ИЛИ 39 поступает нанулевой вход триггера 45. Устроиство готово к следующему циклу обмена с второй ЭВМ.После появления сигнала "Ответ"на выходе 43 ЭВМ снимает сигнал "Чтение" с входа 23 и триггер 35 сбрасывается. После этого устройство готово к следующему циклу обмена как спервой, так и с второй ЭВМ.Аналогично осуществляются операции Чтение", "Запись" прн обращении второй ЭВМ,Рехим одновременного обращениядвух ЭВМ,В начальный момент времени на выходах триггера 45 присутствуют высокие уровни и ни от одной ЭВМ не можетбыть обращения к блоку 46 памяти. Приодновременном обращении на единичноми нулевом входах триггера 45 появляются высокие уровни, но триггер всилу своих свойств переключается водно из двух возможных состояний.Допустим для определенности, что нанулевом выходе триггера 45 присутст"вует низкий логический уровень. Приэтом коммутаторы 9 и 10 открываютсясо стороны второй ЭВМ, которая производит цикл обмена информацией.Если первая ЭВМ при этом пытается записать информацию, то она устанавливает данные на входе 1, адрес -на входе 5, подает сигнал "Запись"на вход 13. Поскольку триггер 17сброыен, то на втором входе элементаИ 15 присутствует высокий логическийуровень, и поэтому на его выходе появится сигнал "Запись", которым записываются данные и адрес в регистры3 и 7, а также взводятся триггеры17 и 33, с выхода последнего черезэлемент ИЛИ 41 на выход 43 устройства поступает сигнал "Ответ". При егопоявлении первая ЭВМ снимает сигналы данных, адреса и записи, при этомтриггер 33 сбрасывается и снимаетсигнал "Ответ" с выхода 43. Цикл записи закончен. На выходе элементаИЛИ 39 присутствует высокий логический уровень, что свидетельствует озапросе со стороны первой ЭВМ.Ко 1 да вторая ЭВМ закончит циклобмена и сбросит триггер 18 или 36,на выходе элемента ИЛИ 40 появитсянизкий уровень. При этом на единичном выходе триггера 45 появится низкий логический уровень, который от10538 бвозможен следующий дцдкп обмена информацией с любой иэ ЭВМ,5 162кроет коммутаторы 9 и 10 со стороныпервой.ЭВИ, а также элемент И 19, навыходе которого поянидся сигнап за-,писи, которым по адресу в регистрезапишутся данные из регистра 3 нблок 46 памяти, Сигналом записи элемент 21 задержки через время, достаточное для записи в блок 46 памяти,через открытый элемент И 29 подаетсигнал сброса на триггер 17, Послеэтого на выходе элемента ИЗП 1 39 появится низкий логический уровень.Устройство возвращается в исходноесостояние,Теперь рассмотрим операцию "Чтение 1 первой ЭВМ при одновременномобращении.Первая ЭВМ устанавливает адресна входе 5 и сигнал "Чтение" на входе23, при этом в регистр 7 адреса записывается адрес, на выходе элементаИ 37 устанавливается высокий логддчедский уровень, который через эпемецтИЛИ 39 поступает ца нулевой входтриггера 45. Когда вторая ЭВИ закончит цикл обмена, ца выходе элемента ИЛИ 40 появится низкий уровень. Прц этом ца единичном выходе триггера 45 появится низкий уровень, который откроет коммутаторы 9 и 10 со стороны первой ЭВ 11, а также элемент И 25, если закончен цикл записи, Иа выходе элемента И 25 возникает сигнал, которым по адресу, записанному в регистр 7, извлекаются данные цз блока 46 памяти. Сигналом чтения элемент 22 задержки через время устаддонледдия данных ца выходе блока 46 памяти формирует импульс ца выходе открытого элемента И 31, которым взводится тридд ер 35, Сигналом с единичного выхода триггера 35 данные из блока 46 памяти фиксируются в регистре 47. ЭТОТ же сигнал через элемент ИЛИ 41 посту 11 ,11 пает ца выход ус тр ой с тва 4 3 Ответ Сигнал с дду пе во г о выхо ца триггера 35 устанавливает ца выходе элемента И 3 7 дпдз кий логический уров е и ь, который через элемент ИЛИ 3 9 пос тудд а е д на нулевой вход триггера 4 5 . Посл е этого устройство доступно со стор оны второй ЭВМ .5По сигналу "Ответ" с выхода 4311 д ,11 первая ЭВ 11: снимает сигнал Чтение после этого сбрасывается триггер 35 и снимается сигнал "Ответ", Теперь 10 15 20 25 ЗО 35 40 45 50 5 Формула изобретения Устройство дпя сопряжения двух ЭВМ, содержащее дна регистра вьдход" ных данных, три триггера, восемь элементов И, шесть элементов ИЛИ, два. элемента задержки, причем информационные выходы первого и второго регистров выходных данных являются вьдходами устройстд 1 а для ддодкпючедддд 5 соот ветствеццо к информационным входам первойд и нторой ЭВМ, о т л и ч а - ю ид е е с я тем, что, с целью повышения быстродействия, н устройство введены блок памяти два регистра1входных данных, дна регистра адреса, четыре триггера, два коммутатора,четыре элемента И, два элемента ИЛИ, причем информационные входы первого и второго регистров входных данных являются входами устройства для подключения соответственно к информационным выходам первой и второй ЭВМ, информациоииые входы первого и второго регистров адреса являются входа, - ми устройства для подкпючецип соответственно к адресным ьыходам первой и нторой ЭВ 11, первый вход первого элемента И, соединенный с пулевым входом первого триггера, является входом устроиства для подключения к выходу записи первой ЭВМ, первый вход ддервого элемента ИЛИ, соединенцьпд с первыми входами второго, третьего эпемецтоп И, с нулевым входом второго трндд ера, является входом устройства для поллкючеция к выходу чтения ддерпой ЭВ 11, первьцт вход четнертод о элемента И, соединенный с нулевым входом третьего триггера, является ддходом устрой 1.тпа ппя подключения к выходу записи второй ЭВМ, первый вход второго элемента ИЛИ, соеднц 1.нный с перьпдм 11 входами пятого, шестого эпемепт 15 ц 11, с нулевым входом четвертого грпдт 1 ра, явпяетея Вхо/дом устр 01 стна /5515 Иодкпючедидя к выходу чтения ддторой ЭВМ, выходы третьего и четд 1 ертого эпемецтон ИЛИ являются цыходамц устройства Ппя подключения соответств 1 дддддо к входам ответа первой и вгорой ЭВ 11, при этом идд 1 ормаддиоцддые входы перього и второго регистров выходных данных соединены с информационным выходом блока па 1621038мяти, информационный и адресный входы которого соединены соответственно с выходами первого и второго коммутаторов,первые и вторые информационные входы которых соединены соот 5 ввтственно с информационными выходами первого и второго регистров входных данных и первого и второго реги" стрсв адреса, выход первого элемента И соединен с входом записи перво" го регистра входных данных, с вторым , входом первого элемента ИЛ 1 с единичным входом пятого триггера, с единичным входом первого триггера, единичный выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с входом записи первого регистра выход,ных данных и с единичным Выходом Вто О рого триггера, нулевой выход которого соединен с вторым входом третьего элемента И, выход которого соединен с первым входом пятого элемента ИЛИ, выход которого соединен с нуле вым входом шестого триггера, единичньп 1 выход которого соединен с первыми управляюцими входами первого,второго коммутаторов, с первым входом седьмого элемента И и с вторым входом ЗО второго элемента И, третий вход которого соединен с вторым входом первого элемента И и с нулевым выходом пятого триггера, нулевой вход которого соединен с выходом восьмого эле 35 мента И, первый вход которого соединен с первым входом шестого элемента ИЛИ и с выходом седьмого элемента И, второй вход которого соединен с единичным выходом пятого триггера и с 4 О вторым входом птяого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом записи первого регистра адреса, вьглод второго элемента И соединен с первым входом седьмого элемента ИЛИ и с первым входом девятого элемента И, второй вход которого соединен с первым входом десятого элемента И и с выходом первого элемента задержки, вход которого соединен с выходом седьмого элемента ИЛИ и с входом чтения блока памяти, вход записи которого соединен с выходом шестого элемента ИЛИ и с входом второго элемента задержки, выход которого соединен с вторым входом восьмого элемента И и с первым входом одиннадцатого элемента И, второй вход которого соединен с вторым входом шестого элемента ИЛИ и с выходом двенадцатого элемента И, первый входкоторого соединен с вторымн управляюшими входами первого, второгс коммутаторов, с нулевым выходом шестоготриггера и с вторым входом пятогоэлемента И, третий вход которого соединен с нулевым выходом седьмоготриггера и с вторым входом четвертого элемента И, выход которого соединен с входом записи второго регистра входных данных, с вторым входом второго элемента ИЛИ, с единичнымвходом третьего триггера, с единичным входом седьмого триггера, единичный выход которого соединен с вторымвходом двенадцатого элемента И и спервым входом восьмого элемента ИЛИ,выход которого соединен с единичнымвходом шестого триггера, второй входвосьмого элемента ИЛИ соединен с выходом шестого элемента И, второй входкоторого соединен с нулевым выходомчетвертого триггера, единичный выходкоторого соединен с входом записивторого регистра выходных данных ис первым входом четвертого элементаИЛИ, второй вход которого соединен сединичным выходом третьего триггера;выходы девятого, десятого и одиннадцатого элементов И соединены соответственно с единичными входами второго, четвертого триггеров и с нулевымвходом седьмого триггера, выход пятого элемента И соединен с вторымивходами седьмого элемента ИЛИ и десятого элемента И, выход второго элемента ИЛИ соединен с входом записивторого .регистра адреса,, Корре ак 4 и ГКНТ ССС Производственно-издательский комбинат "Патент",. агарина, 101 оро ЗаказВНИИПИ осударственного коми113035, Мос Подписное а по изобретениям и открытия Ж, Раушская наб., д. 4/5