Преобразователь частоты в код

(54 (57 лит ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(71) Рязанский радиотехнический институт(56) Иелкунов Н.Н Дианов А,П.Универсальный одноплатный микрокороллер, - Иикропроцессорные средсва и системы, 1986, Р 5, с. 65-69Лон похин В,Н, Функциональнай иобразователь частоты в код на оснмикропроцессора, - Известия вузовПр ростроение, 1985, Р 4, с. 54 1 РКОВРАЗОВАТЕЛЬ ЧАСТОТЫ В КО Изобретение относится к вычи льной и измерительной технике может быть использовано в составеуправляющих и измерительных систем,обрабатывающих первичную частотнуюинформацию. Цель изобретения - повышение точности, Указанная цель достигается за счет того, что в устройство, содержащее блок 4 вычислений иуправления, триггер 1, регистр 5 иблок 9 памяти, введены триггеры 3и 6, элементы И 2 и 7 и буферныйэлемент 8. Введение этих элементови использование программного счетчика центрального процессора в качестве таймера для формирования кода периода позволило синхронизироватьначало преобразования с началом периода входного сигнала, а также увеличить частоту "заполнения" измеряемого интервала, что поваппает точность преобразования. 3 ил.И зобретение относится к вычислительной и измерительной технике иможет быть использовано в составеуправляющих и измерительных системф 5обрабатывающих первичную частотнуюинформацию,Цель изобретения - повышение точности,На Фиг, 1 изображена Функциональная схема предлагаемого преобразо,вателя; на Фиг. 2 - схема блока вычислений.и управления; на фиг. 3 -лок-схема алгоритма работы преобраователя.15Преобразователь содержит триггерэлемент И 2, триггер 3, блок 4ычислений и управления, регистр 5,триггер 6, элемент И 7, буферный элемент 8 и блок 9 памяти. 20Блок 4 вычислений и управления содержит центральный процессор 10, так,товый генератор 11, блок 12 приоритетных прерываний, шинный формирователь 13, системный кон тролле р 1 4 и 25элементы И 15 - 19.Преобразователь работает следующим образом.Преобразуемая частота Рпоступает на тактовый вход триггера 1 и наэлемент И 2, К моменту начала преобразования блок 4 очищает необходимыерегистры устанавливает в "0" триггеЭ(и Чи (В результате выполнения команды НЕТ останова) переходит в режиможидания, о чем свидетельствует по,явление сигнала И, в качестве кото,рого может быть использован сигналУАТТ центрального процессора.40Сигнал М.разрешает прохождениеимпульсов преобразуемой частоты Рв схему микропроцессорного преобразователя частоты в код (МПЧЕ). По заднему Фронту очередного импульса Р , 45триггер 1 устанавливается в "1", разрешая прохождение следующего импуль са Рчерез элемент И 2 на вход триггера 3, По заднему Фронту этого импульса триггер 3 устанавливается в"1",в результате чего по линии ЗПОс прямого выхода триггера 3 в блок 4и на элемент И 7 поступает сигнал запроса прерывания, подготавливая подключение буферного элемента 8 к шинеданных преобразователя.55С приходом запроса по линии ЗПОв центральный процессор (ЦП) 10 бло.ка 4 поступает команда СА 1,1,ТРИ вызова подпрограммы преобразования периода Т входного сигнала в код ИБлок 4 выходит из режима ожидания иинициирует блок 12 на прием импульса Р и в результате выполнениякоманды ОИТ Ак (Ах=1, 1/Ой=1) устанавливает триггер 6 в " 1". В результате на выходе элемента И 7 формируется сигнал Б, поступающий на входыразрешения буферного элемента 8 иблока 9 памяти.Под воздействием сигнала Б блок 9памяти отключается от шины данных,а буферный элемент 8 подключаетсяк ней, в результате чего на шинеданных устанавливается код короткойоперации ИОР, который на протяжениивремени Тз действия сигнала Б постоянно считывается ЦП 10, в которомвыполняется инкремент содержимогопрограммного счетчика РС с частотойРоР=,о пгде Р, - тактовая частота для цП 10(для 580 ик 80 Р =2 МГц;и - число тактов выполнениякоманды ИОР, (п=4),Таким образом реализуется преобразование ТИ . С окончанием Тв МПЧК формируется запрос по линииЗП 1, при этом буферный элемент 8отключается от шины данных, а блок 9памяти к ней подключается. ИнкрементРС прерывается и содержимое (РС)=И,пропорциональное длительности ТЯэперегружается в стек, а в РС загружается начальный адрес подпрограммы1вычисления И = - где И =И +дИ ае И ф з ттЛИ - код коррекции задержки операций ин кремен та РС при преоб разов анин.Вычисленный код И р по сигналамЧз, и Ч переписывается в регистр 5,Таким образом, использование предлагаемого преобразователя позволяетпри небольших аппаратурных затратахи использовании программного счетчика в качестве таймера повысить точность преобразования почти в четырераза и для частоты входного сигналаР=300 Гц обеспечить относительнуюпогрешность 8=0,033.Формула изоб ре тен ияПреобразователь частоты в код,содержащий блок вычислений и управления, входы-выходы которого соединены с входами регистра и информационными выходами блока памяти и являются шиной данных, адресные выходыблока вычислений и управления подключены к адресным входам блока памяти и являются шиной адреса, тактовый вход первого триггера являетсявходной шиной, выходы регистра являются выходной шиной устройства, о тл и н а ю щ и й с я тем, что, с целью повышения точности, в него введены второй и третий триггеры, первый и второй элементы И и буферныйэлемент, выходы которого подключенык шине данных, информационные входы.являются шиной задания кода, а входразрешения объединен с входом разрешения блока памяти и подключен к выходу первого элемента И, первый ивторой входы которого подключены кпрямым выходам второго и третьего 47065 6триг ге ров соотве тственно, входы уста-,новки в "0" которых подключены кпервому и второму выходам блока вычислений и управления соответствен-.5но, пе рвый и в торой входы ко торо гоподключены к прямому и инверсномувыходам третьего триггера, третийвход объединен с первым входом второго элемента И и подключен к выходупервого триггера, вход установки в"0" которого объединен с входом уста новки в "0" второго триггера, 1-входподключен к третьему выходу блока вычислений и управления, четвертый ипятый выходы которого подключены ктактирующему входу второго триггераи входу загрузки регистра соответственно, информационный вход второго30 триггера подключен к шине данных,второй вход второго элемента И является входной шиной, а выход соединенсо счетным входом третьего триггера.1547065 Составитель В, ГейнрихсТехредЛ.Сердюкова Корректор В, Гири Редактор А.Ре Тирая 664 Подписноеарственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раущская наб.д. 4/5 аказ 85 ВНИИПИ Производственно-издательский комбинат "Патент", г.Уагород Гагарина,101