Интегральный формирователь импульсов

.ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ней ыстродеиствпереключении утем подавления выходе форми ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(5 б) Авторское свидетельство СССРВ 1081781, кл. Н 03 К 5/О 1, 1984.Авторское свидетельство СССРР 1290501, кл. Н 03 К 5101, 1987.(57) Изобретение относится к импульсной технике и может быть использованодля формирования импульсов управленирегистрами микросхем с зарядовой связью. Цель изобретения - повышениеточности Формирования выходных уроврователя при управлении режимом. Логическими сигналами на входной клемме 8 выбора уровней задается уровеньнапряжения на выходе блока 1 формирования выходных уровней, на входной.клемме 15 управления режимом - уровни выходного тока, определяющие быстродействие устройства. С помощью-.транЗистора 13 и источника 12 токаобеспечивается изменение режимных токов блока 2 токораспределения, источника 3 опорного напряжения и блока 1формирования выходных уровней. Приэтом изменение токового режима характеризуется апериодическим процессом,близким к критическому. 1 ип.1547044 Из об ретение отно ситс я к мпуль сной технике и может быть использовано для Формирования импульсов управления регистрами микросхем с зарядовой связью.Бель изобретения - повышение точности Формирования выходных уровней и быстродействия путем подавления ложных переключений на выходе формирователя при управлении режимом.На чертеже изображена принпипи,альная схема интегрального формирователя импульсов.Интегральный формирователь имлульсов управления содержит блок 1 Формирования выходных уровней, блок 2 токораспределения, источнп 3 опорного напряжения, с токозадающим элементом 4; отражатель 5 тока, эталонный тран- . ,зистор 6 и инвертирующий каскад 7, входную клемму 8 выбора уровней, шины 9 и 10 питания, Выходную клемму 11, источник 12.тока, транзистор 13, ,резистор 14 и входнук клемму 15 уп 25 равления режимом.Выводы питания источника 3 опорного напряжения и источника 12 токасоединены с соответствующими шинами 9 и 10 питания, входы источника 1230тока соединены соответственно со входной клеммой 15 управления режимом,выходом источника 3 опорного напряжения, выход источника 12 тока соединен с базой транзистора 13. эмиттер кото-" рого соединен с шиной 1 О питания, а коллектор через резистор 14 соединен с выходом отражателя 5 тока, входом инвертирующего каскада 7 и через токозадающий элемент 4 соединен с эмиттером транзистора 13, вход отражателя 5 тока соединен с коллектором эталонного транзистора 6, эмиттер которого соединен с шиной 10 питания, а база соединена с первым выходом ин 45 вертируюшего каскада 7, выход инвертирующего каскада 7 источника 3 опор" ного напряжения соединен со входом блока 2 токораспределения, выходы которого соединены со входами задания режима блока 1 формирования выходных уровней, вход которого соединен со входной клеммой 8 выбора уровней, а выход соединен с выходной клеммой 11 устройства.Интегральный формирователь .импуль сов работает следующим образом.При еднничном логическом сигнале на входной клемме 15 управления режимом выходной ток источника 12 тока равен нулю, а транзистор 13 закрыт. Ток, протекающий чсрез токозадающий элемент 4, сравнивается с коллекторным током эталонного транзистора 6 с помощью отражателя 5 тока. Сигнал ошибки при разбалансе токов усиливается инвертирующим каскадом 7 (для повышения нагрузочной способности источника 3 па входе каскада 7 может использоваться эмиттерный повторитель) и далее подается в противофазе в базовую цепь эталонного транзистора 6. При использовании резистора в качестве токозадаюшего элемента 4 и в отсутствии разбаланса . коллекторный ток эталонного транзистора 6 определяется соотношениемБп " УЕэ БЯэ Бп1 +кб й К где Б - напряжение источника питания, обеспечивающего ток че рез токозадающий элемент 4;К - сопротивление резисто ратокозадающего элемента 4;Й - сопротивление резистора, гшунтирующего вход отражателя 5 тока,"БВэ - прямое падение напряжения напереходах база - эмиттер транзисторов ьнвертирующего каскада 7 и отражателя 5 тока,Коэффициенты передачи тока базы эмиттера) всех р-и-р торцовых транзисторов в интегральном Формирователе импульсов на их рабочих токах одинаковы и равны(с(,р), что достигается известными конструктивно топологическими методами, соответствующим выбором площадей эмиттерных переходов транзистора в инвертирующем каскаде 7 и соответствующих транзисторов в блоке 2 токораспределения, а также сопротивлений резисторов в эмиттерных цепях указанных транзисторов можно добиться того, что выходные токи блока 2 токораспределения окажутся пропорциональны току 1 1 токозадающего элемента 4 независимо от абсолют-. ного технологического разброса и температурных изменений коэффициентовВ результате обеспечивается высокая стабильность временных параметров блока 1 формирования выходных уровней, поскольку времена перехода с уровня на уровень и задержки переклю55 5 154 чения обратно пропорциональны соответствующим режимным токам.В рассматриваемом случае блокформирования выходных уровней работа ет при пониженных режимных токах, достаточных для поддержания с необходимой точностью уровней напряжения на выходной клемме 11, заданных логическими сигналами на входной клемме 8 выбора уровней, Так, при нулевом логическом сигнале на входной клемме8 выбора уровней выходной сигнал определяется напряжениемна первом выводе питания блока 1 формирования выходных уровней, а при единичном логическом сигнале - напряжением на втором выводе питания блока 1 формирования выходных уровней. Быстродействие блока 1 формирования выходных уровней определяется режимными токами и оказывается невысоким.При переключении сигнала на входной клемме 15 управления режимом выходной ток источника 12 тока становится пропорциональным базовому току эталонного транзисто ра 6 (коэфсЬипиент пропорциональиости определяется соотношением площадей эмиттерных переходов транзисторов инвертирующего каскада 7 и соответствуюшего транзистора в источнике 12 тока, а также сопротивлениями соответствующих резисторов в эмиттерных цепях транзисторов, и задается в базу транзистора13) . Коллекторный ток транзистора 13 возрастает с постоянной времени коэффициента Ь -р и увеличивает вход Гной ток источ.ика 3 опорного напряжения. Соответствующим образом увеличиваются выходное напряжение источника 3 опорного напряжения, выходные токи блока 2 токораспределения и выходной ток источника 1 2 тока. Замыкается цепь положительной обратной связи (ПОС), которая приводит к лавинообразному увеличению коллекторного тока эталонного транзистора б и режимных токов интегрального формирователя импульсов, Конечное значение режимных токов определяется сопротивлением резистора 14 (К), ограничивающего дальнейший рост токов в схеме после насыщения транзистора 13, В режиме с повышенными токами быстродействие блока 1 формирования выходных уровней максимально, причем из-за отсутствия зависимости режимных токов в схеме откоэффициентов передачи р-и-р торцовых О 5 20 25 30 35 40 45 50 транзисторов обеспечивается высокая температурная стабильность и технологическая воспроиэводимость временных параметров интегрального формирователя импульсов.Обратное переключение,погического состояния на входной клемме 5 вновь приводит к включению ПОС, цепь которой разрывается после эапирания транзистора 13.Входное импульсное воздействие изменяет состояние источника 1 2 токаПри этом базовый ток транзистора 13 изменяется от нуля до значения 4 Пп В 14(либо обратно) . Соответственно коллекторный ток эталонного транзистора 6 равен либо 14, либо (.4 + 1 п 214), Передача импульсного йоздействия на источник 3 опорного напряжения через торцовой р-и-р транзистор 13, работающий с генератором тока в базовой цепи, эффективно сужает частотный спектр воздействия в отражателе 5 тока и в базовой цепи транзистора 13, Если коэффициенты (3 в интегральном формирователе импульсов возрастут при повышении температуры ипи при уменьшении рабочих токов), то уменьшение запаса устойчивости источника 3 опорного напряжения в существенной мере компенсируется снижением скорости изменения коллекторного тока транзистора 1 3 в результате соответствующего уменьшения выходного тока источника 12 тока. Таким образом, при изменении Р 1, происходит подстройка параметров импульсного воздействия на входе источника 3 опорного напряжения, снижающая вероятность появления значительных колебаний режимных токов при изменении режима формирователя,В результате изменение режимных токов блока 1 формирования выходных уровней имеет апериодический характер, уменьщается время установления режима по сравнению с колебательным процессом, исключаются ложные переключения на выходе схемы.Формула изобретения Интегральный формирователь импульсов, содержащий блок формирования вы- ходных уровней, блок токораспределения и источник опорного напряжения, выводы питания которого соединены соответственно с первой и второй шинами питания в источнике опорного на1547044 Составитель В.БутинТехред Л. Сердюкова Корректор Т,Малец Редактор А. Ревин Заказ 84/90 Тираж 663 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 пряжения, токоэадающий элемент, эталонный транзистор, отражатель тока и инвертирующий каскад, первый выход иивертирующего каскада соединен с ба"5 зой эталонного транзистора, вход инвертирующего каскада соединен с выходом отражателя тока и через токозадающий элемент - с первой шиной питания и эмиттером эталонного транзисто ра, коллектор которого соединен с . входом отражателя тока, вывод питания которого соединен с второй шиной питания, второй выход инвертирующего каскада источника опорного напряжения 15 соединен с входом блока токораспределения, выходы которого соединены с соответствующими входами задания режима блока формирования выходных уровней, вход которого соединен с входной клеммой выбора уровней формирователя, а выход - с выходной клеммой формирователя, о т л и ч а ющ и й с я тем, что, с целью повышения точности формирования выходныхуровней и быстродействия путем подавления ложных переключений на выходеформирователя при управлении режимом,в него введены источник тока, транзистор и резистор, выход источникаопорного напряжения соединен с пер"вым входом источника тока, выводы питания источника тока соединены с соответствующими шинами питания, вто -рой вход источника тока соединен свходной клеммой управления режимомустройства, выход источника тока соединен с базой транзистора, эмиттеркоторого соединен с первой шиной питания, коллектор через резистор соединен с выходом отражателя тока