Устройство для сокращения избыточности информации

СООЗ СОВЕТСНИХсаиюмрФеиииРЕСПУБЛИК 1541 5 Г 08 С 9/ ОПИСАНИЕ ИЗОБРЕТЕНИЯ 3/24-2 Р 5и А.С.Кон 90 Бю иссаров (088,8) ое свидС 08 тельство СССР С 19/28, 1985 СТВО ДЛЯ СОКРАЩЕНИЯ ИЗБФОРИАЦИИ(57 рии вог ние чии о алпоростоме сравн гнала ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЮИЯМПРИ ГННТ СССР ТОРСНОМУ СЮЮДЕТЕЙЬСТВУ(4 б) 07.02. (72) 1,К,Ко (53) Ь 21,39 (56) Авторс У 12771 б 5, (54) УСТРОЙ ТОЧНОСТИ ИН бретение относится к телемет горитму предсказателя нулеядка, и обеспечивает ныделеоверной инФормации при налих. Устройство содержит блок ния, Формирователь 4 модели блок 10 управления, ключ 9ь Блок 10 управления выполнен на триггерах 11, 12, элементах 15, 16 задержки, элементах И 13, 14, 19, Формирователях 17, 21 импульсов, счетчике 18, элементе ШК 20, инверторах 22, 23. Значения входного сигнала передаются на вьход устройства после анализа поступающих на его вход нескольких последовательных значений напряжения, содержащего полезный сиг нал и помеху, При этом вероятность ошибочного распознавания полезногб сигнала является показательной Функцией количества последовательных отсчетов входного сигнала, каждый из которых отличается от последнего существенного отсчета на величину, пре вышающую порог квантования. 1 ил.Изобретение относится к телеметрии,Цель изобретения - повышение достоверности инАормации при наличии помех. 5На чертеже представлена Аункциональная схема устройства.Устройство содержит блок 1 сравнения, выполненный на элементе 2 сравнения и пороговом элементе 3, Аорми рователь 4 модели сигнала, выполненный на аналогово-циАровом преобразователе 5, элементе 6 задержки, регистре 7 памяти и циАроаналоговом преобразователе 8, ключ 9 и блок 10 уп ,равления, выполненный на триггерах11 и 12, элементах И 13 и 14, элементах 15 и 16 задержки, Аормирователе17 импульсов, счетчике 18, элементахИ 19 и ИЛИ 20, Аормирователе 21 единичного импульса и инверторах 22 и23Устройство работает следующимобразом.ИнАормационный сигнал поступает 25 на первый вход устройства (на первый вход элемента 2 сравнения и вход преобразователя 5), на второй вход элемента 2 сравнения поступает сигнал преобразователя 8, который имеет амп литуду, соответствующую амплитуде переданного последнего существенного отсчета.При несовпадении амплитуд входных сигналов элемент 2 сравнения выдает сигнал несовпадения. Если сигнал несовпадения не превышает порог срабатывания порогового элемента, то с ,выхода порогового элемента 3 низкийнулевой потенциал, пройдя через эле мент И 13, поступает на вход ннвертора 23 и один из входов элемента И 19 запрещая прохожцение тактовых импульсов через элемент И 19 на счетный вход счетчика 18, С выхода инвертора 23 единичный сигнал, пройдя через элемент ИЛИ 20, поступает на входформирователя 21, который Аормируетодиночный единичный импульс, поступающий на вход начальной установкисчетчика 18 и вход инвертора 22, Счетчик 18 устанавливается в начальноесостояние, а низкий нулевой потенциалс выхода инвертора 22 запрещает прохождение через элемент И 19 на счет 55ный вход счетчика 18 тактовых управляющих импульсов. После прохождения сформированного Формирователем 21 единичного импульса единичный сигнал с выхода инвертора 22 поступает навход элемента И 19,По достижении сигнала с выходаэлемента 2 сравнения величины, превышающей порог срабатывания пороговогоэлемента 3 (порог выбирается исходяиз требуемой погрешности аппроксимации измеряемого сигнала), последнийвыдает сигнал, соответствующий уровнюлогической единицы, который проходитчерез элемент И 13 на вход инвертора23 и на вход элемента И 19 и вместе сединичным сигналом с выхода инвертора 22 разрешает прохождение на счетный вход счетчика 18 через элементИ 19 тактовых управляющих импульсов.Счетчик 18 начинает считать. Если квремени прихода на счетный входсчетчика п-го тактового импульса навходе начальной установки счетчика непоявится единичный импульс с выходаформирователя 21, обусловленный отсутствием единичного сигнала на выходе блока сравнения, счетчик 18 переполняется и выдает сигнал на,входформирователя 17.Формирователь 17 по переднему Аронту сигнала высокого уровня, поступающего на его вход, Аормирует импульс,который с выхода Аормирователя 17поступает на вход триггера 11, управ 1ляющий вход преобразователя 5 и входэлемента 6 задержки. При этом на выходе триггера 11 устанавливается низкий нулевой потенциал, запрещающийпрохождение единичных сигналов с вы хода блока 1 сравнения через элементИ 13, Преобразователь 5 преобразуетамплитуду сигнала, действующего наего информационном входе, в двоичныйкод. Единичный импульс, поступившийна вход элемента 6 задержки, черезвремя, достаточное для преобразования аналогового сигнала в цифровойв преобразователе 5, с выхода эле"мента 6 задержки поступает на управляющий вход регистра 7 и разрешаетзапись в него цифрового сигнала, ЦиАровой сигнал с выхода регистра 7поступает на вход преобразователя 8,который преобразует его в аналоговыйсигнал, амплитуда которого с заданной точностью соответствует амплитуде существенного отсчета информационного сигнала. С выхода элемента 6 .задержки сигнал логической единицы,пройдя через элемент ИЛИ 20 поступает на вход Формирователя 1. Пос1541650 510 15 20 25 30 35 40 45 55 ледний Формирует одиночный единичный импульс, поступающий на вход начальной установки счетчика 18 и вход инвертора 22. Счетчик 18 устанавливается в начальное состояние, а нулевой сигнал с выхода инвертора 22 запрещает прохождение через элемент И 19 на счетный вход счетчика 18 тактовых управляющих импульсов. Одновременно импульс с выхода элемента 6 задержки поступает на третий выход устройства (выдается команда об окончании интервала дискретизации) и на вход элемента 15 задержки. Импульс с выхода элемента 15 задержки поступает на входы триггеров 1 и 12. Триггер 11 устанавливается в исходное единичное состояние, а триггер 12 - в нулевое состояние. На вы" ходе триггера 12 устанавливается низкий нулевой потенциал, запрещающий прохождение сигналов от блока 1 сравнения через элемент И 13, Одновременно на выходе триггера 12, соединенном с входом элемента И 14, устанавливается высокий потенциал, который разрешает прохождение тактовых управляющих импульсов через элемент И 14. Первый тактовый импульс проходит через элемент И 14 на вход элемента 16 задержки, управляющий вход ключа 9 и второй выход устройства (признак считывания информации существенного отсчета). Ключ 9 открывается и пропускает сигнал с выхода преобразователя 8 на первый выход устройства. Тактовый импульс с выхода элемента И 14, пройдя через элемент 16 задержки, устанавливает . триггер 12 в исходное единичное состояние, разрешая прохождение черезэлемент И 13 сигнала от блока 1 сравнения, После этого цикл работы устройства повторяется.Таким образом, и-й отсчет считается существенным и передается только в том случае, когда с выхода блока 1 сравнения на элемент И 13 поступают подряд и значений сигнала превышения порога срабатывания порогового элемента. Если хотя бы один из и поступающих подряд значений сигнала с элемента 2 сравнения не превышает порог срабатывания порогового элемента, то счетчик, не переполнившись, устанавливается в начальное состояние, а на выходе преобразователя 8 уровень сигнала не изменяется, что обеспечи 6вает повышение достоверности информации при наличии помех. Вероятность ошибочного распознавания полезного сигнала на Фоне помех является показательной Функцией количества последовательных отсчетов входного сигнала, каждый из которых отличается от последнего существенного отсчета на величину, превышающую порог квантования. Формула изобретения Устройство для сокращения избыточности информации, содержащее блок сравнения, первый вход которого объединен с первым входом Формирователя модели сигнала и является первым входом устройства, выход Формирователя модели сигнала соединен с вторым входом блока сравнения и первым входом ключа, выход которого является первым выходом устройства, блок управления, выполненный на Формирователе импульсов, элементах И, элементах задержки и триггерах, прямые выходы первого и второго триггеров соединены с одноименными входами первого элемента И, инверсный выход второго триггера соединен с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым входом второго триггера и непосредственно с вторым входом ключа и является вторым выходом устройства, выход Формирователя импульсов соединен с первым входом первого триггера и вторым входом Формирователя модели сигнала, второй выход которого соединен через второй элемент задержки с вторыми входами первого и второго триггеров и является третьим выходом устройства, выход блока сравнения соединен с третьим входом пер,вого элемента И, второй вход второгоэлемента И являетсявторым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности информации при наличии помех,в блок управления введены Формирователь единичного импульса, счетчик,инверторы, элемент ИЛИ и третий элемент И, первый вход которого подключен к второму входу устройства, выход первого элемента И соединен непосредственно с вторым входом третьего элемента И и через первый инвер1541650 Составитель Н,БочароваТехред Л. Олийнык Корректор Т,Малед Редактор О.йрковедкая Заказ 283 Тираж 442 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "1 атент", г.ужгород, ул, Гагарина, 101 тор - с первым входом элемента ИЛИ,второй вход которого подключен к второму входу формирователя модели сигнала, выход элемента ИЛИ соединен с8 ходом формирователя единичного имПульса, выход которого соединен непосредственно с первым входом счетчика и через второй инвертор с третьим входом третьего элемента И, выходкоторого соединен с вторым входом 5счетчика, выход которого соединен свходом формирователя импульсов.