Устройство задержки широтно-импульсного сигнала

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ СоветскихСоциалистическихУеслублнк(51) М. Кл. Н 03 Ы 1 соединением заявк Государственный комитет Совета Мкнвотров СССР во делам кзооретвей а открмткй(54) УСТРОЙСТВО ЗАДЕРЖКИ ШИРОТНО-ИМПУЛЪСНОГО СИГНАЛА Изобретение может широко использовать ся в моделирующих аналого-цифровых комплексах, в статистических системах, в системах автоматического управления и те деИзвестны устройства задержки широтно-импульсного сигнала (ШИС), содержащие входной формирователь, сдвигающие регистры с ключевыми схемами, интеграторы и схемы сравнения, элемент задержки в виде счетчика и схемы совпадения, собирательную схему и триггер, Однако широкое использование этого устройства ограничивается большой погрешностью в , формируемом (задержанном) ШИС.Для. повышения точности и величины задержки зходы интеграторов соединены с источниками постоянного отрицательного и положительного напряжения через ключевые схемы, управляющие входы которых .соединены с выходами соответственно первого и второго сдвигающих регистров, входы которых связаны с выходом входного формирователя, причем вход первого - ; непосредственно, а второго - через элемент задержки, выходы интеграторов подсоединены ко входам схем сравнения, выходы которых через собирательную схемуподсоединены к одному входу триггера,5 второй вход которого подсоединен к источнику входного сигнала.На чертеже дана функциональная схема:устройства задержки ШИС,Устройство содержит дифференцирующую10 , цепочку 1, два сдвигающих регистра 2 и, 3, две группы гключевых схем 4 и 5,группу интеграторов 6, группу схем 7сравнения нуль-органов, собирательную. схему 8 и триггер 9. Кроме того, в1 устройстве используются схемы 10-13падения, счетчик 14 и триггер 15,Устройство задержки ШИС работает, следующим образом. Входные ШИС дчфференцируются по тактовому фронту в це 20 почку и подают я на сдвигающий регистр2, который совместно с группой ключасхем 4 образует входной коммутатор груп-,пы интеграторов 6 по постоянному источнику напряжения Е , где тъ-число тактов за период задержки. Ключевыми схема сов 1) Заявитель Московский ордена Ленина и ордена Трудового Красного знамен государственный университет им, М. В. Ломоносовами 4 управляет также входной ШИС. На каждом-ом интеграторе образуется напряжение, пропорциональное длительности-го импульса ШИС. Счетчик 14 устанавливают вручную переключателем или автоматически - цифровым кодом с цифрового устройства на заданное время задержки7 =3 В исходном состоянии схема 10 совпадения открыта, а схема 11 - за-; . крыта. Счетчик 14 при включении устройства начинает считать. По достижении Т Ь 73 где Т - такт ШИС схема совпадения 10 закрывается а схема 11- открывается. Начинает работать сдвигающий регистр 3, который совместно с ключевыми схемами,5 образует входной коммутатор групйы интеграторов 6 по постоянному источнику напряжения, +Р . Нао пряженне на коиденсаторе 1 го интегра тора начинает разряжаться линейно (так как +ЕСОМ 31 ). По достижениионулевого уровня срабатывает-ая схема 7 сравнения, импульс с которой пере;дается в собирательную схему 8. Время от начала ъкта начало разряда до срабатывания пропорционально начальному напряжению на конденсаторе-го интегратора (а оно было пропорционально длительности-го импульса ШИС). Таким образом, с выхода .риггера 9,. на один вход которого подаются импульсы такта со схемы дифференцирования 1, а на второй вход импульс со схемы собирательной 8,снимаются ШИС с задержкой на7 -ТэоВ исходном состоянии схема совпаде.ния 13 открыта, а схема 12 закрыта. Если время задержки оказывается больше,чем Тб, некоторые импульсы входного ШИС выпадают из выходного сигнала.10Для сигнализации "переполнения" служитсхема 12 совпадения и триггер 15.формула изобретенияУстройство задержки широтно-импульсного сигнала, содержащее входной форми- П рователь, сдвигающие регистры с ключевыми схемами, интеграторы и схемы сравнения, элемент задержки в виде счетчикаи схемысовпадения, собирательную схемуи триггер, о т л к ч а ю ш е е с я тем, М что, с целью повышения точности и величины задержки, вход.чы интеграторов соединены с источниками постоянного отрицательного и положительного напряжения через ключевые схемы, управляющие входы ф которых соединены с выходами соответственно первого и второго бдвигаюших регистров, входы которых связаны с вардом входи(ао формирователя, причем входпервого - непосредственно, а второго фО через элемент задержки, выходы интеграторов подсоединены ко входам схем сравнения, выходы которых через собирательную схему подсоединены к одному входу ЗЭтриггера, второй вход которого подсоединен к источнику входного сигналя.496668 Составтел ДЗЛ Ша ова ова КорректоР Л.денис екред И,Ка едакт к 90 Изд. Мказ 2599 одписв стров ССС И 11(1 И Госуаарствевиого комитета Совета Мпо делам изобретений и открытий Москва, 1 И 035, Раушская наб., 4 ал ПИП "Патент, г. Ужгород, ул. Проектн