Статический d триггер с парафазным управлением

(19) К 3/03 151 ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЭОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Фиг(71) Московский институт электронной техники(56) Букреев И,Н, и др. Микроэлектронные схемы цифровых устройств. - М.: Сов.радио, 1975, с, 59, рис,2,4(в),Алексеенко А.Г, и др. Микросхемотехника. - М.; Рад. и связь, 1982, с. 176, рис,4,15 г (прототип). (54) СТАТИЧЕСКИЙ Р-ТРИГГЕР С ПАРАФРЗНЫМ УПРАВЛЕНИЕМ(57) Изобретение относится к автоматике и вычислительной Технике и можетбыть использовано для реализациисчетчиков, регистров и других технических средств этой области. Цельизобретения - повышение быстродействия при сохранении помехоэащищенности,Для этого в Р-триггер введены элементы ИЛИ-НЕ 3, 4, объединенные выходы5 и 6 МОНТАЖНОЕ ИЛИ и шина 8 инверсного синхросигнала, Р-триггер такжесодержит элементы И-ИЛИ-НЕ 1,2, шину7 прямого синхросигнала, шины 9, 10прямого и инверсного информационныхсигналов, прямой и инверсный выходы11, 12. В предлагаемом Р-триггересокращено время переходных процессовна выходах до одной элементарной задержки логического элемента. 1 ил.1529418Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано для реализации счетчиков, регистров и других техническихсредств этой области.Цель изобретения - повышение быстродействия при сохранении помехозащищенности.На фиг.1 приведена структурнаялогическая схема статического 0-триггера с парафазным управлением; нафиг,2 - временные диаграммы его работы; на фиг.3 - электрическая схемаП-триггера на полевых транзисторахс затвором Шотки на основе арсенидагаллия.Предлагаемый триггер содержитпервый 1, второй 2 элементы И-ИЛИ-НЕ,первый 3 и второй 4 элементы ИЛИ-НЕ3 и 4,. объединенные выходы 5 и 6,МОНТАЖНОЕ ИЛИ, шины 7 и 8 прямого иинверсного синхросигнала, шины 9 и 10прямого и инверсного информационныхсигналов, а также прямой 11 и инверсный 12 выходы,На фиг.1 выходы элементов И-ИЛИ-НЕ1 и 2 соединены соответственно с инверсным выходом 12 ), с прямым вы"ходом 11 (С) и с входами расширенияпо ИЛИ элементов И-ИЛИ-НЕ 2 и 1, первые входы структур И которых соединены с шиной 7 прямого синхросигнала(С), шина 9 прямого информационногосигнала (Э) и шина 10 инверсного информационного сигнала (5) соединенысоответственно с вторыми входамиструктур И элементов И-ИЛИ-НЕ 1 и 2.Шина 8 инверсного синхросигнала (С)соединена с первыми входами элементов 40ИЛИ-НЕ 3 и 4, вторые входы которыхсоединены соответственно с шинами 9,10 прямого и инверсного информационных сигналов, выходы элементов ИЛИ-НЕ3 и 4 соединены соответственно с выходами элементов И-ИЛИ-НЕ 1 и 2.Объединенные выходы 5 элементов ИЛИНЕ 3 и И-ИЛИ-НЕ 1 выполняют функциюМОНТАЖЙОЕ ИЛИ, объединенные выходы 6элементов ИЛИ-НЕ 4 и И-ИЛИ-НЕ 2 также50выполняют функцию МОНТАЖНОЕ ИЛИ.Предлагаемый 0-триггер относитсяк классу синхронизируемых уровнемтриггеров.Устройство работает следующим образом.В режиме хранения прямой синхросигнал С на шине 7 и на входах элементов 1 и 2 равен 0", инверсный на шине 8 и на входах элементов 3 и 4 - " 1" (фиг.2). В этом состоянии на выходах элементов 3 и 4 сохраняют. ся "0". Информационные сигналы В и Р заЬлокированы логическим нулем синхросигнала С в структурах И элементов 1 и 2, а на выходах 11 и 12 триггера сохраняются сигналы, записанные ранее, например, на выходе 12 - "0", а на выходе 11 - 1 . При изменении парафазных сигналов на шинах 7 и 8 и переходе в режим записи на входе С (шина 7) устанавливается " 1", а на входе С (шина 8) "0". Если на информационные входы В и 5 (шины 9 и 10) поданы в этот момент соответственно "0 и "1, то изменяется состояние триггера на противоположное. При этом "1появляется на инверсном выходе 12 через время тз Ьлагодаря прохождению сигнала через элемент 3 и соединение МОНТАЖНОЕ ИЛИ. Переход прямого выхода триггера из 1 в "0" происходит также через сз, поскольку сигнал проходит через элемент 2 и соединение МОНТАЖНОЕ ИЛИ.Таким образом, в отличие от прототипа "0" и "1" устанавливаются на выходах триггера через время(МОНТАЖНОЕ ИЛИ задержки не вносит). Уменьшение задержки появления 1 до времени переключения одного логического инвентора достигается за счет включения логических элементов ИЛИ-НЕ 3 и между входами и выходами триггера- прототипа. Сохранение помехозащищенности в предлагаемом устройстве оЬусловлено отсутствием состязаний в процессе переключения триггера, так как режим хранения в данном триггере имеет место только в том случае, когда прямой сигнал синхронизации равен "0", а инверсный - "1". Если в процессе переключения возникают другие сочетания синхросигналов, то реализуется режим записи, При этом быстрая. запись происходит, если прямой синхросигнал равен 1, а инверсный - "0, как и при описании случая, когда оЬа синхросигнала равны "1", запись осуществляется только по входу элемента 1 или 2, как в триггере-прототипе, поскольку прохождение сигнала через элементы 3 и 4 блокировано "1" инверсного синхросигнала. При равенстве оЬоих синхросигналов 0, происходит запись в триггере после прохождения " на один из выходов триггера через5 1529418 элементы 3 и 4. Таким образом, устройство позволяет увеличить Ьыстродействие по сравнению с прототипом вдвое, т.е, достичь минимального времени срабатывания.5Предлагаемый триггер прост, поскольку реализован на основе нормально открытых полевых транзисторов с затвором Шотки (фиг.3) .ОСравнение электрических схем триггера-прототипа и предлагаемого ус 1- ройства (фиг.3) показывает, что, несмо 1 ря на введение в структурную схему изоЬретения двух дополнительных логических элементов, его электрическая схема усложняется незначительно. Это связано с тем, что дополнительные логические элементы не имеют собственных истоковых повторителей, а ис О пользуют уже имеющиеся в схеме. При этом Ьлагодаря включению дополнительного транзистора в истоковый повторитель, на нем реализуется соединение МОНТАЖНОЕ ИЛИ. В результате мощность 25 предлагаемого устройства возрастает только на 204, тогда как быстродействие увеличивается вдвое.формула и з о б р е т е н и яСтатический Л-триггер с парафазным управлением, содержащий шину прямого синхросигнала, шины прямого и инверс 1 ного информационных сигналов и два элемента И-ИЛИ-НЕ, выходы первого и второго из которых соединены соответственно с инверсным и прямым выходами и с входами расширения по ИЛИ второго и первого элементов И-ИЛИ-НЕ, первые входы структур И которых сосдинены с шиной прямого синхросигнала, шины прямого и инверсного информационных сигналов соединены соответственно с вторыми входами структур И первого и второго элементов И-ИЛИ-НЕ, о т.л и ч а ю щ и й с я тем, что, с целью повышения Ьыстродействия при сохранении помехозащищенности, в него введены два элемента ИЛИ-НЕ и шина инверсного синхросигнала, которая соединена с первыми входами первого и второго элементов ИЧИ-НЕ, вторые входы которых соединены соответственно с шинами прямого и инверсного информационных сигналов, выходы пеового и второго элементов ИЛИ-НЕ соединены соответственно с выходами первого и второго элементов И-ИЛИ-НЕ, причем объединенные выходы соответствующих элементов выполняют функцию МОНТАЖНОЕ ИЛИ.1529418 оставитель А.Рановехред Л.СердюковаКорректор И,Муска 1.Пчолинск еда Заказ 7758/54 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытия113035, Москва, ЖРаушская наб., д. 4/5 КНТ ССС Производственно-издательский комбинат "Патент", г.ужгород, ул.Гагарина, 10