Устройство для ввода информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНЕЕСПУЕ ЛИН 9) (1) 40 А 4 С 06 Г Э/ РЕ ЕНИ СТВ л. ГОСУД 1 ЧфСТВЕННЫЙ КОМИТЕТпо иэоы етениям и отнеытиямПЕИ ИНТ ССО ОПИСАНИЕ ИЗК АВТОРСИОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССР 9 1273938, кл. 6 06 Р 13/00, 1985,Авторское свидетельство СССР ,В 269143, кл. С 06 Р 13/00, 1985. (54) УСТРОЙСТВО ДПЯ ВВОДА И 1 ФОРМАЦИИ (57) Изобретение относится к автоматике и вичислительной технике и может быть использовано для ввода информации о состоянии технических средств и обьектов управления от раз личных дискретных датчиков в устройство обработки данных или управляющуюЭВИ, Цель изобретения - упрощение ирасширение области применения устройства за счет возможности ввода информации по запросу ЗВУ. Устройствосодержит блоки 1 регистров, блоки 2шинных формирователей, адресные селекторы Э, элемент ИЛИ 1 О, анализаторы4, каждый нз которых содержит блок 5сравнения, элемент 6 задержки, триггер7, первый 8 и второй 9 элементы И.Устройство обеспечивает возможностьобслуживания устройства как по инициативе устройства, так и по инициативе управляющей ЭВИ. 1 и1524040 510 15 20 25 30 35 40 45 50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для ввода информации о состоянии технических средстви объектов управления от различныхдискретных датчиков в устройство обработки данных или управляющую вычислительную машину (ЭВМ),Цель изобретения - упрощение и рас"ширение области применения устройства за счет возможности ввода информации по запросу ЭВМ.На чертеже представлена структурная схема устройства для ввода информации.Устройство содержит блоки 1 регистров (например, микросхем КР 5801 РЯЗ),блоки 2 шинных формирователей (напри"мер, мпкросхемы КР 580 ВА 86), адресныеселекторы 3 (например, микросхемыКР 556 РТ 4), анализаторы 4, каждый изкоторых содержит блок 5 сравнения(например, микросхема К 555 СП 1),элемент б задержки (например, микросхема К 555 АГЗ), триггер 7 (например,микросхема К 5555 ТМ 2), первый 8 и второй 9 элементы И (например, микросхемы К 5553 И 1), элемент ИЛИ 10 (например, микросхема К 555 ЛЛ 1). На чертежетакже обсзначены однотипные модули11 ввода.Устройство работает с;педуюшим образом.Информация в дискретном вцце логические "0" или "1" с входовустройства поступает на входы блока 1 регистров (в регистр данных),навходы формирователей шины адреса(ФЦА)блока 2 формирователей и ца первую группу входов блока 5 сравнения,вторая группа входов которого подключена к входу регистр данных блока 1регистров. Если коды входных сигналов(в дальнейшем число) поступающие напервую и вторую группы входов блока5 сравнения, равны, то на вь,ходе егоустанавливается сигнал логического"0", если це равны - то сигнал логической "1", В интервал времени, когда устройство обработки данных (УОД)или управляющая ЭВМ не обращается кустройству, то на входе," 1 Считывание"установлен сигнал логической "1", ав интервал времени обращения (считыВания) - сигнал логического "О".В исходном состоянии числа, посту.пающие на входы блока 5 сравнения,рвцы, поэтому на его выходе установлен сигнал логического "0", На неинвертирующем выходе триггера 7 установлен сигнал логического "0, а на инвертируюшем - сигнал логическрй 1". На выходе элемента И 8 установлен сигнал логического "О", запрещающий прохождение сигналов от ФША блока 2 формирователей, а на выходе элемента И 9 установлен сигнал логической "1", являющийся разрешающим сигналом чСчитывание для последующих модулей 11, На выходе элемента ИЛИ 10 отсутствует выходной сигнал"Готовно ст ь",Обслуживание устройства может производиться как ло инициативе УОД или управл.пщей ЭБМ, "к и по инициативе устройстваПри обслуживании по инициативе устройства изменение состояния любого из входов устройства (или нескольких вместе), т,е, изменение уровнянапряжения на входе устройства с ниэкого на высокий и наоборот, приводитк тому, что число, поступающее с входаустройства на первую группу входов бпока 5 сравнения, че равно числу,поступающему на вторую группу входовс регистра д,пгяых блока 1 регистра,так как в последнем записано числопредыдущего состояния входов, поэтому на выходе блока 5 сравнения устанавливается сигнал логической "1",Этот сигнал через интервал вре-,мени, определяемый элементом б задержки, поступая на вход установки триггера 7 в "1", устанавливает наего неинвертирующем выходе сигнал логической "1", который поступает настробирующий вход блока 1 регистров,при этом входное число записываетсяв регистр данных блока 1 регистров.Кпоме того, выходной сигнал логической "1 с неинвертирующего выхода триггера 7 поступает на соответствующий вход элемента ИЗБ 1 О, который формирует выходной сигнал "Готовность, а также на второй вход элемента И 8, Логический сигнал "0" с инвертирующего выхода триггера 7 поступает на второй вход элемента И 9С вьгхода элемента И 8 сигнал логической "1", поступая на стробирующий вход ФЦА блока 2 формирователей, разрешает прохождение сигналов по шинеадреса (ИЛ) в УОД или управляющуюЭВМ, а сигнал логического "Оь с выхода элемента И 9 блокирует прохожке5 152404дение сигнала Считывание" на стробирующие входы ФИА блоков 2 формирователей последующих модулей 11, Таким образом, на ПА присутствуют сигналы только от одного модуля 11 вво 5да, В момент поступления сигналанГотовность" УОД илц управляющая ЭВМсчитывает ца цА адрес модуля 11 кой1торый обратился к ней, ц устанавлц- Овает на входе "Считывание" устройства сигнал логического "0. При этомблокируется прохождение стробирующих сигналов через элементы И 8 и 9анализаторов 4, а выходы ФЛА блоков 52 формирователей переходят в высокоимпедансное состояние. Затем управляющая ЭВМ устанавливает по НА адресдресного селектора 3 обратившегосямодуля 11, при этом на вьзходе адресного селектора 3 устанавливается сигнал логической " , который, поступая на стробирующий вход формирователей шины данных (ФНД) блока 2 формирователей, разрешет прохождение 25сигналов от Ф 2 Д блока 2 формирователей к управляющей ЭЬМ. Кроме того,данный сигнал с выхода адресного селектора 3, иоступая иа вход установ 11ки в 0 тригг ра /, устанавливает 30н . неинвертирующем его выходе сигналлогического 0", а на инвертирующем -сигнал логической " . После считывания даниыы и", шине данных (ьД) управляющая ЭВМ у тацавливает на входе35Считывацие устройства сигнал лои игической, и устройство возвращается в исходпое состояцие. Элемент6 задержки устраняет влияние дребезга контактов средств и объектов упраззления ца достоверность информации,записываемой зз регистр данных блока1 регистров путем задержки переднегофронта сигнала на заданное время(примерно 5-10 мС) от блока 5 сравнения и, сле;тоззательно, задержки записинового числа в блокрегистров,три обслуживании по инициативе УОДили управляющей ЭВГ. последняя устанавлцвает ца входе "Считывание" устройства сигнал логического "0", блокируя прохождение стробирующцх сигналов через элемецтьз И 8 и 9, на ФШАблоков 2 формирователей, прц этом устацавлцнае г дрес адресного селектора 553 модуля 11, с которого необходимососчитать информацию о состоянии еговходов. Стробирующий сигнал с выходаадресного селектора 3 разрешает проФ о 6хождение числа от ФВД блока 2 формирователей в управляющую ЭВМ. После считывания данных по ШД управляющая ЭВ 11 устанавливает на входе "Считывание" устройства сигнал логической1", и устройство возвращается в исходное состояние.При обслуживании по шшццативе устройства модули 11 обслуживаются по приоритетному принципу. Приоритет модуля 11 зависит от его места (но-. мера) в ряду модулей относительно первого модуля, на которьп подается импульс считывацця.от УОД цлц управляющей ЭВМ, При поступлении сигнала готовности от любого из модулей 11 сигии считывания через элемент И 9 проходит ца второй модуль 11 ц в завися",ости ст состояния цецнвертирующего выхода триггера 7 второго модуля 1 происходит его обслуживание или передача импульса к следующему модулю ц сак далее. Если сигнал готовности выдется от нескольких модулей,в первую очередь обслуживается модуль с меньшим порядковым номером.При обслуживании по инициативе управляю:цей ЭВМ модули 11 обслужцваютгп и произвольном необходимом порядФормула изобретения Устройство для ввода информации, содержащее блоки регистров, блоки шинных формирователей, элемент ИЛИ, анализаторы, каждый цз которых содержит элемент задержки, триггер, прямой выход которого подключен к соответствующему входу элемента ИЛИ, выход которого является выходом готовности устройства, информационными и адресными выходами которого являются выходы блоков шцззцых формирователей, зьпформациоцные входы первой группы которых соединены с выходами первой групиь: блоков регистров, информационные входьз которых являются ццформациоциьш входами устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения и расширения области применения устройства за счет возможности ввода информации по запросу ЭВГ 1, в него введены адресные селекторы, вход каждого из которых подключен к адресным выходам устройства, а выход - с входом установки в "0" соответствующего триггера и с первым1524040 Составитель А,ВидякинРедактор Л.Зайцева Техред Л.Олийнык Корректор Т.Палий Заказ 7044/50 Тирак 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Иосква, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.уагород, ул. Гагарина, 101 стробирующим входом соответствукаего блока шинных формирователей, информационные входы второй группы которых подключены к информационнымвходам устройства, а в калдый изанализаторов дополнительно введеныблок сравнения, первый и второй элементы И, первые входы которых в одном из анализаторов объединены и являются входом считывания устройства,выход первого элемента И каздого анализатора соединен с вторым стробирукерпи входом соответствующего блокаивиных формирователей, выход второгоэлемента И одного из анализаторов соединен с первыми входами элементовИ последующего анализатора, входыпервой н второй групп квкдого блока 5сравнения подключены соответственнок информационным входам устройстваи выходам второй группы соответствующего блока регистров, выход блокасравнения соединен через элемент задержки со входом установки в триггера, прямой выход которого соединен с стробирующим входом соответствующего блока регистров и с вторымвходом первого элемента И, инверсный выход триггера соединен с вторымвходом второго элемента И.