Устройство обнаружения и распознавания сигналов

(53) 621,394,6 4-09 Бюл, й 38и К,Ю.Цветков 2 (088,8) льство ССС /02, 1980. 6) Авторское свид995359, кл, Н 04 НумопредачиБ.Пест 167,54) УС АВАНИЯ ОИСТВО ОБНАИГНАЛОВ ЕНИЯ И РАСПОЗ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР обные сигналы в систе информации./ Под ред.якова. М.: Сов.радио, 197 ис.5,4.1. 2(57) Изобретение относится к электросвязиЦель изобретения - сокращение времени обнаружения и распознавания сигналов, Устр-во содержит блок 1 синхронизации, каналы 3, 4 и 5 корреляционной обработки сигналов, блок 9 определения номера цикла и блок 12 поиска. В устр-ве осуществляется по- цикловая обработка случайной последовательности сигналов, состоящей из восьми последовательностей Уолша.Цель достигается введением блока 2 выделителей, блоков 6-8 записи преобразованного сигнала, блока 9 определе ния, номера цикла, дешифратора 10 и демультиплексора 11, 1 ил.1515380 Изобретение относится к электросвязи и может быть использовано для обнаружения и распознавания сигналовв системах передачи информации.Цель изобретения - сокращение времени обнаружения и распознавания сигналов,На чертеже представлена структурная электрическая схема устройства 10обнаружения и распознавания сигналов.Устройство содержит блок 1 синхронизации, блок 2 выделителей последовательностей сигналов, каналы 3-5 корреляционной оЬработки сигналов, блоки 156-8 записи преобразованного сигнагблок 9 определения номера цикла, дешифратор 10, демультиплексор 11 иблок 12 поиска.Блок 2 выделителей последовательностей сигналов содержит выделитель 13нечетных и выделитель 14 четных последовательностей сигналов,Каналы 3-5 корреляционной обработ-,ки сигналов содержат перемножители 15,25генераторы 16 эталонного сигнала, интеграторы 17 и пороговые блоки 18,Устройство обнаружения и распозна"вания сигналов работает следующимобразом. 30Для простоты изложения полагаем,цто устройство обнаружения и распознавания сигналов содержит три канала3-5 корреляционной обработки сигналови три блока 6-8 записи преобразованного сигнала.8 качестве сигналов выбираем сигна-лы типа Уолша, Тогда число сигналовравно 8 и число элементов в каждомсигнале равно 8. 40Для пояснения принципа работы устройства обнаруженияраспознаваниясигналов отметим важное свойство этихсигналов; произведение двух последовательностей Уолша дает новую последова тельность Уолша.На вход устройства обнаружения ираспознавания сигналов поступает случайная последовательность сигналов,каждый из которых представляет однуиэ восьми последовательностей Уолша,которые записываются в выделителях 13и 14, При этом нечетные последовательности записываются в выделитель 13, ачетные - в выделитель 14. Запись осуществляется по сигналам, поступающимот блока 1 синхронизацииПусть на вход устройства обнаружения и распознавания сигналов поступает последовательность 4, которая записывается в выделитель 14 и при поступлении сигнала от блока 1 синхронизации подается на вход перемножителей15, в которых осуществляется перемножение последовательности 4 на последовательности 1, 2 и 4 формируемыесоответственно генераторами 16 каналов 3-5, Работа генераторов.16 синхронизируется по сигналам от блока 1синхронизации. В результате перемножения на выходах перемножителей 15каналов 3-5 имеет соответственно последовательности 5, 6 и нулевую последовательность. После интеграции ихс помощью интеграторов 17, синхронизируемых сигналами от блока 1 синхронизации, на выходах интеграторов 17каналов 3 и 4 получаем сигналы нулевого уровня, а на выходе интегратора 17канала 5 - напряжение, уровень которого достаточен, чтоЬы на выходе порогового блока 18 канала 5 сформироватьсигнал с единичным уровнем, которыйпоступает на дешифратор 10, Аналогичным образом можно проследить, цто ес"ли на вход устройства обнаружения ираспознавания сигналов поступает последовательность 2 (1) то имеет сигналс единичным уровней на выходе порогового блока 18 канала 4 (3).Положим теперь, что на вход устройства обнаружения и распознаваниясигналов поступает последовательность7. Эта последовательность записывает"ся в выделителе 13 и по сигналу отблока 1 синхронизации поступает одновременно на перемножители 15. Послеперемножения последовательности 7с последовательностями 1; 2 и 4 навыходах перемножителей 15 каналов 3-5получаем соответственно последовательности 6, 5 и 3, которые записываютсяпо сигналам от блока 1 синхронизациив блоки 6-8 записи соответственно.Одновременно при наличии сигналов отблока 1 синхронизации эти последовательности поступают на интеграторы 17,на выходе которых получаем нулевыеуровни. На этом заканчивается первыйцикл обработки, Так как ни на одномиэ выходов перемножителей 15 нет нулевой последовательности, то начинаетсявторой цикл обработки,Во втором цикле осуществляетсяперемножение последовательностей 1,2 и 4, формируемых генераторами 16,на последовательности, записанные в5151538блоках 6-8 записи соответственно. Результаты перемножения являются последовательностями 2, 4 и 1, которые записываются соответственно в блоки6-8 записи, Эти же последовательности2, 4 и 1 поступают на интеграторы 17,происходит их интеграцияПри этом навыходах интеграторов 17 имеем нулевыеуровни, что свидетельствует об отсут- Оствии на выходах перемножителей 15нулевых последовательностей,На третьем цикле оЬработки реализуется перемножение последовательностей1, 2 и 4 с последовательностями, кото рые записаны соответственно в блоках6-8 записи, В итоге перемножения навыходах перемножителей 15 получаемнулевые последовательности, которыепосле интегрирования позволяют формировать уровни напряжения, достаточныедля того, чтобы на выходах пороговыхблоков 18, работа которых синхронизируется сигналами с блока 1 синхронизации, получить напряжение с единичными 25уровнями, которые поступают на вторыевходы дешифратора 10,Одновременно с формированием сигналов единичного уровня поступающих навторые входы дешифратора 10,работает 30блок 9 определения номера цикла посигналам от блока 1 синхронизации иот генератора 16 канала 3. С помощьюблока 9 определения номера цикла подсчитывается число циклов, которое необходимо для получения в процессе перемножения входной последовательностина последовательности, формируемые генераторами 16, нулевой последовательности. Так, при поступлении входной посОледовательности 3 для получения нулевой последовательности необходимыдва цикла, а последовательности 7 три цикла обработки. В зависимости отколичества циклов на соответствующем 45выходе блока 9 определения номера цикла имеем напряжение единичного уровня,которое поступает на соответствующийпервый вход дешифратора 10.50В зависимости от гого, на какие первые и вторые входы дешифратора 10 подаются сигналы единичного уровна на соответствующем выходе (количество которых для рассматриваемого случая равно 8) дешифратора появляется сигнал, Таким образом, каждой из восьми последовательностей, поступающих на вход устройства обнаружения и распоз 0 6навания сигналов, соответствует сигнал на одном из выходов дешифратора 10Рассмотренный ранее принцип работысправедлив, если начало (конец) поступающих на вход устройства обнаружения и распознавания сигналов каждойиз восьми последовательностей совпадает с началом (концом) последовательностей, формируемых генераторами 16,Если это условие не выполняется, товступает в работу блок 12 поиска,принцип работы которого заключаетсяв следующем.При несовпадении начала (конца)входной последовательности и конца(начала) последовательностей от генераторов 16 на вторых входах дешифратора 10 отсутствуют напряжения единичных уровней. В результате сигналы свыхода дешифратора 10 не поступаютна демультиплексор 11. На последнемФормируется сигнал, по которому начинает работать блок 12 поиска, которыйвырабатывает в соответствии с сигналом от Ьлока 1 синхронизации сигналы,поступаюцие на генераторы 16, По этимсигналам осуществляется сдвиг во времени на один элементарный символ последовательностей, формируемых генераторами 16, Данный сдвиг реализуетсядо момента совпадения начала (конца)входной последовательности с началом(концом) последовательностей с выходов генераторов 16,Формула изобретенияУстройство обнаружения и распознавания сигналов, содержащее блок синх" ронизации, каналы корреляционной обработки сигналов и блок поиска, выход которого подсоединен к управляющим входам каналов корреляционной обработки сигналов, первые и вторые тактовые входы каналов корреляционной оЬработки сигналов и блока поиска подключены к соответствующим выходам блока синхронизации, причем вход блока синхронизации является входом устройства, а каждый из каналов корреляционной обработки сигналов содержит последовательно соединенные генератор эталонного сигнала, перемножитель, интегратор и пороговый блок, первый и второй входы перемножителя, управляюций вход, генератора эталонного сигнала, объединенные тактовые входы генератора эталонного сигнала и интеграто1515380 Составитель В.ОрловРедактор М.Петрова Техред Л.Кравчук Корректор Э.Лончакова Заказ 6296/57 Тираж 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул.Гагарина, 191 ра и тактовый вход порогового блока, второй выход перемножителя и выход порогового блока являются соответственно первым и вторым информационными входа 5 ми, управляющим входом, первым и вторым тактовыми входами и первым и вторым выходами канала корреляционной обработки сигналов, о т л и ч а ющ е е с я тем, что, с целью сокраще ния времени оЬнаружения и распознавания сигналов, в него введены последовательно соединенные блок определения номера цикла, дешифратор и демультиплексор, а также блок выделителей пос.15 ледовательностей сигналов и блоки записи преобразованного сигнала, при этом информационный и тактовый входы блока выделителей последовательностей сигналов подключены соответственно к 20 входу и соответствующему выходу блока синхронизации, выход блока выделителей последовательностей сигналов подсоединен к объединенным первым информационным входам каналов корреляционной об работки сигналов, первый выход каждого канала корреляционной обработки сигналов через соответствующий Ьлок записи преобразованного сигнала подсоединен к второму информационному входу соот ветствующего канала корреляционной обработки сигналов, вторые выходы каналов корреляционной обработки сигналовподсоединены к соответствующим вторымвходам дешифратора, дополнительныйвыход соответствующего канала корреляционной обработки сигналов и выходдемультиплексора подсоединены соответственно к информационным входам блокаопределения номера цикла и блока поиска, а объединенные тактовые входы блоков записи преобразованного сигналаи тактовые входы блока выделителейпоследовательностей сигналов, блокаопределения номера цикла и демультиплексора подсоединены к соответствующим выходам блока синхронизации, причем выходы дешифратора являются выходами устройства, а блок выделителейпоследовательностей сигналов содержитвыделитель нечетных последовательностей сигналов и выделитель четных последовательностей сигналов, объединенные информационные входы, объединенные тактовые входы и объединенные выходы которых являются соответственноинформационным и тактовым входами ивыходом блока выделителей последовательностей сигналов, а дополнительныйвыход-генератора эталонного сигналаявляется дополнительным выходом соответствующего канала корреляционнойобработки сигналов,