Блок перемножителей функций

) (11) 504 Н 04 Н 5 Я ОПИСАНИЕ ИЭОБРЕ И К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ыа МЖ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР 1(56) Техническое описание ЩЯ3,468,037,ЭЗ,(54) БЛОК ПЕРЕМНОЖИТЕЛЕЙ ФУНКЦИЙ(57) Изобретение относится к радиотехнике и может быть использовано всистемах ФАПЧ для восстановления поднесущей (несущей) частоты при приемесигналов с полностью и неполностьюподавленной поднесущей (несущей) частотой, в частности в интегральномстереодекодере для восстановленияподнесущей частоты, Цель изобретения - увеличение динамического диапазона входного сигнала при снижениинапряжения питания, Блок перемножи"телей функций содержит квадратор 1и фазовый детектор 2, Для достиженияцели в квадратор 1 введены диоды 13,14, а в фазовый детектор 2 введенытранзисторы 23-29, В квадраторе 1и фазовом детекторе 2 отсутствуютпеременные напряжения удвоенной частоты входного сигнала, т.к. исключенопреобразование ток - напряжение навыходе квадратора 1 (исключен резистор нагрузки квадратора), а выходноенапряжение детектора 2 равно нулю.Это позволяет расширить диапазонвходного сигнала, уменьшить минимальное напряжение источника питания.1 ил, 150656 31 аэцица количеств электричества,нытекаюшего из коллектора транзисторов 21 и 23 и втекающего н коллектортранзистора 27, состанит количествоэлектричестна 0 , выделяемого ца резисторе 30 фазового детектора 2(о чгг,гэ ч и(4)Выразив г (С) через напряжениевхостатка поднесущей С 1 вх для 0 вх=сон 27 Гс, где Гп - поднесущая частота, найдем1 ц (с)=К+К соз 4 Ъс, (5)где К - коэффициент пропорциональности, зависящий от сопротивления резисторов 15, 16 и 17, 18, включенныхмежду эмиттерами транзисторон 4 и 5и транзисторов 3 и 6 соответственно,а также от тока источников тока 19и 20 (1) квадратора 1 и, подставивего в выражение (4), учтя при этомналичие фазового сдвига и/2, присущего системам ФАПЧ, между входнымсигналом, в данном случае входнымтоком фазового детектора 2 ФАПЧ(с) и опорным коммутирующим напвхряжением, найдемт 1 г0 о = -2 Ксоз 47 Г сдс+2 Ксоз 4 нГсйс=О.т 1 аФункции интегратора н данной схеме выполняет фильтр низких частот,подключаемый к выводу блока и к одному из полюсон источника питания,0 оне равно нулю при отклонении фазового сднига между входным током удноенной поднесущей и коммутирующимнапряжением от значения /2 рад,Поянляющееся при этом постоянноенапряжение, того или другого знакав занисимости от фазового сдвига,на резисторе 30 нагрузки фазовогодетектора 2 управляет частотой коммутирующего напряжения, подстраиваяее в кольце ФАПЧ к исходному значениюфазового сдвига /2 радиан междувходным и опорным сигналом фазовогодетектора 2,Таким образом, в квадраторе 1 иджазовом детекторе 2 блока перемножителей функций отсутствуют переменныенапряжения удвоенной частоты входного сигнала, так как исключено преобразование ток-напряжение на выходеквадратора 1 (исключен резистор нагрузки квадратора), а выходное напряжение фазового детектора 2 равнонулю. Это позволяет расширить диапазон входного сигнала блока, уменьшить мицимальцое цапряжецие источника питания,Формула и з о б р е т е н и я Блок перемножителей функций, содержащий последовательно соединенные 1 Окнадратор и фазовый детектор, приэтом квадратор содержит восемь транзисторов, два диода, четыре резистораи дна источника тока, объединенныебазы первого и второго и объединенцые базы третьего и четвертого транзисторов являются сигнальным входомблока перемцожителей функций, эмиттеры пятого и шестого и коллектор второго транзисторов соединены между собой, эмиттеры седьмого и восьмоготранзисторов соединены с коллекторомтретьего транзистора, коллекторы пятого и седьмого транзисторов соединецы, коллектор шестого транзисторасоединен с коллектором восьмоготранзистора, объединенные базы шестого и седьмого и коллектор четверого транзисторов соединены с катодом первого диода, анод которогосоединен с анодом второго диода иявляется входом напряжения смещенияквадратора, катод второго диода соединен с базами пятого и восьмоготранзисторон и коллектором первоготранзистора, эмиттеры второго и 35 третьего транзисторов соединены между собой через первый и второй резисторы, средняя точка которых черезпервый источник тока подключена кминусу источника питания, эмиттеры Ю первого и четвертого транзисторовсоединены между собой череэ третийи четвертый резисторы, средняя точкакоторых через второй источник токаподключена к минусу источника пи тания, а фазовый детектор содержитдва транзистора и два резистора,о т л и ч а ю щ и й с я тем, что,с целью увеличения динамического диапазона входного сигнала при снижении 5 О напряжения питания, в квадратор введены третий и четвертый диоды, при этом катод третьего диода соединен с коллектором пятого транзистора и является первым выходом квадратора, коллектор четвертого диода соединен с коллектором восьмого транзистора и является вторым выходом кнадратора, аноды третьего и четвертого диодов подключены к плюсу источника питания,Подписное Тираж 626 Заказ 5446/56 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 а в фазовый детектор введены с третьего по девятый транзисторы, при этомобъединенные базы первого и четвертого и объединенные базы второго итретьего транзисторов являются входомкоммутирующего напряжения, эмиттерытретьего и четвертого транзисторовсоединены с коллектором пятого транзистора, база которого соединена скатодом третьего диода квадратораи является первым входом фазовогодетектора, эмиттеры первого и второго транзисторов соединены с коллектором шестого транзистора, база которого соединена с катодом четвертогодиода квадратора и является вторымвходом фазового детектора, коллекторы первого, третьего и седьмого транзисторов соединены с первым выводомпервого резистора, второй вывод которого соединен с первым выводом второго резистора и является входом напряжения смещения фазового детектора,коллекторы второго и четвертого транзисторов соединены с базой девятогои коллектором восьмого транзисторов,база последнего соединена с базойседьмого и эмиттером девятого транзисторов, эмиттеры седьмого и восьмбго транзисторов соединены с минусомисточника питания, а эциттеры пятогои шестого и коллектор девятого транзисторов соединены с плюсом источника питания,