Устройство измерения длительности импульсных сигналов

(51)4 С О К 29/02 ТЕН Г ЕЛЬСТ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗО К АВТОРСКОМУ СВ(71) Новосибирский электротехнический институт(56) Авторское свидетельство СССР У 1.092415, кл. С 01 К 13/02, 1981,Авторское свидетельство СССР У 1272257, кл. С 01 К 29/02, 1987. (54) УСТРОЙСТВО ИЗМЕРЕНИЯ ДЛИТЕЛЬНОСТИ ИИ 1 УЛЬСНЫХ СИГНАЛОВ(57) Изобретение относится к электро- измерительной технике и может быть использовано в анализаторах импульсных сигналов при измерении длительности импульсных сигналов симметричной формы. Целью изобретения является повьппение точности измерения длительности импульсного сигнала симметричной формы. Цель изобретения достигается за счет введения поправки в конечньп результат измерения, учитывающий уровень 0,1 ) , по переднему фронту импульсного сигнала. Для реализации указанной функции в него введены аналого-цифровой преобразователь 3, блок 17 сравнения кодов, второй и третий дополнительные триггеры 7, 18, два регистра 4, 8 памяти, элемент ИЛИ 12, элемент И 15. Кроме того, устройство также содержит такто вую шину 1, входную шину 2, элемент ИЛИ-НЕ 5, шину 6 логической единицы, цифроаналоговый преобразователь 9, усилитель О, компаратор 11, триг- ф гер 13, элемент И 14, реверсивный счетчик 16 импульсов, генератор 19 импульсов. 2 ил. С:Изобретение относится к электро- измерительной технике и может быть использовано при построении анализа-. торов импульсных сигналов.Цель изобретения - повышение точности измерения длительности при измерении длительности симметричного импульсного сигнала.На фиг.1 изображена структурная схема предлагаемого устройства; на фиг.2 - диаграммы, поясняющие его работу.Устройство содержит тактовую шину (ТИ) 1, входную шину (ц) 2, анало го-цифровой преобразователь (АЦП) 3, первый регистр 4 памяти (РП 1), эле" мент ИЛИ-НЕ 5, шину 6 логической единицы, первый дополнительный триггер (Т 1) 7, второй регистр 8 памяти (РП 2) 120 цифроаналоговый преобразователь (ЦАП) 9, усилитель (У) 10, компаратор (К) 11, элемент ИЛИ 12, триггерс (Т 2) 13, первый элемент И 14, второй элемент И 15, реверсивный счетчик (РС) 25 16 импульсов, блок 17 сравнения кодов, второй дополнительный триггер(ТЗ) 1 8, генератор 19 импульсоЪ, выход которого подключен к объединенным между собой первыми входами эле ментов И 14 и И 15; входная шина первого регистра 4 памяти (РП 1) подключена к выходным шинам аналого-цифрового преобразователя (АЦП) 3, вход которого соединен с шиной 2 входно 35 го:сигнала, причем выходная шина первого регистра 4 памяти (РП 1) одновременно подключена к входам элемента ИЛИ-НЕ 5, информационным входам второго регистра 8 памяти .(РП 2) и первой группе входов блока 17 сравнения кодов, а выходная шина второго регистра 8 памяти подключена к входу цифроаналогового преобразователя (ЦАП) 9, к входам элемента ИЛИ 12 и к второй группе входов блока 17 сравнения кодов, причем тактовые входы аналого-цифрового преобразователя (АЦП) 3, первого 4 и второго 8 регистров памяти :и входа управления блока 17 сравнения кодов соеди 50 иены с тактовой шиной 1, а управляющий вход ( блока 17 сравнения кодов подключен к инверсному выходу второго дополнительного триггера (ТЗ) 18, прямой выход которого соединен с уп 55 ранляющим Б-входом второго регистра 8 памяти, первый выход ( блока 17 сравнения кодов подключен к Я-входу второго дополнительного триггера (ТЗ) 18, а второй выход блока 17 сравнения кодов соединен с его В-входом, кроме того, выход цифроаналогового преобразователя (ЦАП) 9 подключен к входу усилителя (У) 10, выход которого соединен с первым входом компаратора (К) 11, а второй вход компаратора (К) 11 подключен к входной шине 2, выход компаратора (К) 11 соединен с тактовым входом первого дополнительного триггера (Т 1) 7 и К- входом триггера (Т 2) 13, В-входы которых подключены к источнику логической единицы, при" чем прямой выход первого дополнительного триггера (Т 1) 7 подключен к второму входу второго элемента И 15, выход которого соединен с вычитающим входом реверсивного счетчика (РС) 16, а прямой выход триггера (Т 2) 13 подключен к второму входу первого элемента И 14, выход которого подключен к суммирующему входу реверсивного счетчика 16, выход элемента ИЛИ-НЕ 5 соединен с К-входом первого дополнительного триггера 7, а выход элемента ИЛИ 12 подключен к тактовому входу триггера 13, выход реверсивного счетчика 16 является выходом устройства.Устройство работает следующим образом.В исходном состоянии триггеры 7 и 13, регистры 4 и 8 памяти и ревер. - сивный счетчик 16 находятся в нулевом состоянии (установка в исходное состояние перечисленных элементов устройства .в схеме не показана).Импульсное воздействие, подлежащее измерению (линия 1 на Фиг.2), поступает на входную шину 2 устройства. В аналого-цифровом преобразователе 3 происходит преобразование входного напряжения в код, в результате чего по переднему фронту тактового импульса код записывается в первый регистр 4 памяти, который находится в режиме непрерывной записи. Записанная кодовая комбинация поступает на блок 17 сравнения кодов, где за время тактового импульса, поступающего на управляющий входблока 17 сравнения кодов, происходит сравнение кодов, записанных в первом 4 и втором 8 регистрах памяти. Запись кода в регистр 8 памяти возможна только по заднему фронту тактового импульса и при наличии уровня логического ну 1476405ля на его управляющем Б-входе. На втором выходе ) блока 17 сравнения кодов в течение длительности тактового импульса появляется уровень логической "1", в результате чего триггер 18 устанавливается в нулевое состояние. 11 о заднему фронту тактового импульса код, записанный в регистре памяти переписывается в регистр 8 па О мяти.На выходе элемента ИЛИ 12 появляется уровень логической "1", который устанавливает триггер 13 в единичное состояние (фиг,2 б), разрешая про хождение тактовых импульсов через элемент И 14 от генератора 19 импульсов (фиг.2 г) на суммирующий вход реверсивного счетчика 16 (фиг.2 д). Уровень логической единицы на инверсном выходе триггера 18 поступает на первый управляющий вход блока 17 сравнения кодов и непрерывно производит сравнение двух кодов на выполнение условия, когда значение кода в регистре 4 памяти станет меньше, чем в регистре 8 памяти. Данное условие вы полняется в том случае, если Бстанет меньше Ю ,(Т). Как толькомаксБ(С) станет меньше 1 акс, значе.ние кода в регистре 4 памяти станет меньше, чем в ре гистре 8 памяти, в результате чего триггер 18 установится в единичное состояние, запрещая перезапись кода из регистра 4 памяти в регистр 8 памяти и на выходе регистра 8 памяти установится код, соответствующий значению Б ,. Сигнал, соответствующий Бмс выхода цифроаналогового преобразователя 9 (линия 11 на фиг.2) поступает на вход усилителя 10, коэффициент усиления которого равен 0,1. На выходе усилителя 10 формируется сигнал уровня, равный О, Б,(линия 111 на фиг.2), 4 который поступает на первый вход компаратора 11, на второй вход которого поступает входной сигнал ) . Если У) 0,13 ц д, то компаратор 11 не изменяет своего состояния, Как только ), станет меньше 0,Бракс,50 компаратор 11 срабатывает, устанавливая триггер 13 в нулевое состояние (фиг.2 б) и запрещая прохождение тактовых импульсов от генератора 19 через элемент И 14 на суммирующий вход55 реверсивного счетчика 16 импульсов, в результате чего триггер 7 устанавливается в единичное состояние(фиг.2 в), разрешая прохождение тактовых импульсов от генератора 19 через элемент И 15 на вычитающий вход реверсивного счетчика 16 импульсов (фиг.2 б). Вычитание импульсов в реверсивном счетчике 16 импульсов будет происходить до тех пор, покаБ,(1) пе станет меньше минимального шага дискретизапии по уровню аналогоцифрового преобразователя 3. 11 ри выполнении этого условия на выходе элемента ИЛИ-НЕ 5 появляется уровень логической единицы, который устанавливает триггер 7 в нулевое состояние(фиг,2 в), запрещая прохождение тактовых импульсов от генератора 9 импульсов на вычитающий вход реверсивного счетчика 16 импульсов (фиг.2 ж), в, результате чего на выходе реверсивного счетчика 16 импульсов формируется двоичный код, эквивалентныйдлительности измеряемого симметричного импульсного воздействия на уровне Оф 11)масТаким образом, измерение длительности симметричного импульсного воздействия происходит на уровне 0,10 макс что позволяет повысить точность измерения длительности импульсноко воздействия.Формула изобретенияУстройство измерения длительности импульсных сигналов, содержащее последовательно соединенные цифроаналоговый преобразователь, усилитель, компаратор, триггер, первый элемент И, реверсивный счетчик импульсов, а также второй элемент И, элемент ИЛИНЕ и генератор импульсов, выход которого подключен к первому входу первого элемента И, а второй вход компаратора соединен с шиной входного сигнала, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения длительности при измерении длительности симметричного импульсного сигнала, в него введены аналого-цифровой преобразователь, блок сравнения кодов, второй и третий дополнительные триггеры, два регистра памяти, элемент ИЛИ, выход которого соединен с тактовым входом второго триггера, а В-вход этого триггера - с источни-, ком логической единицы, входная шина первого регистра памяти подключена к выходным шинам аналого-циФрового преСоставитель В.Анто Техред Л.Олийнык Корр ект ня Редактор А.Рев Подписно Тираж 714 46 Заказ 2ВНИИПИ Г и ГКНТ СССР изобретениям и открытия Раушская наб., д. 4/5 ственного комит 113035, Москв ЖПроизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 10 5 1476405 6образователя, вход которого соединен Ра прямой выход которого соединен с с шиной входного сигнала, причем вы- управляющим Б-входом второго регистходная шина первого регистра памяти ра памяти, причем первый выход блока одновременно подключена к входам эле- сравнения кодов подключен к 8-входу мента ИЛИ-НЕ, входам второго регист- третьего дополнительного триггера, а5ра памяти и первой группе входов бло- второй выход блока сравнения кодов ка сравнения кодов, а выходная шина соединен с его В-входом, выход элевторого регистра памяти подключена к мента ИЛИ-НЕ подключен к К-входу первходу цифроаналогового преобразова вого дополнительного триггера, тактотеля, к входам элемента ИЛИ и второй вый вход которого связан с выходом группе входов блока сравнения кодов, компаратора, а его Р-вход подключен кроме того, тактовые входы аналого- к источнику логической единицы, пряцифрового преобразователя, первого и мой выход второго дополнительного второго регистров памяти и первого 1 б триггера соединен с первым входом входа управления блока сравнения ко- второго элемента И, второй вход котодов соединены с тактовой шиной, а рого подключен к выходу генератора второй управляющий вход блока сравне- импульсов, а выход второго элемента ния кодов подключен к инверсному вы- И подключен к вычитающему входу реходу третьего дополнительного тригге версивного счетчика импульсов.