Аналоговое запоминающее устройство

ОЮЗ СОВЕТСНИ ОЦИАЛИСТИЧЕСКРЕСПУБЛИК 2 два(57) Изобретелительной тек нающим устройпользовано в вам, может быть ектроизмеритель устроиства апоминания анало ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ 9, Бюл. В 2ный научно-исследователт электроизмерительных НАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙие относится к вычисике, а именно к запоми говых широкополосных сигналов и является дополнительным к изобретению по авт,св, У 987682, Цель изобретения - повышение точности устройства достигается введением второго входного усилителя, третьего ключа, тре тьего накопительного элемента, второго вычитателя, второго делителя напряжения и элемента задержки. В режиме выборки ключи 3 и 4 замкнуты и на конденсаторе 6 устанавливается напряжение, равное входному. Это на пряжение через усилитель 9 подается на вычитатель 12, выходное напряжение которого через ключ 4 посту" пает на конденсатор 7 и через усилитель 10 на делитель 14. Сигналы с усилителя 9 и делителей 14 и 15 по ступают на входы сумматора 11, 1 ил1451777 40 ВНИИПИ Заказ 7086/51 Тираж 558 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике, а именно к дополняющим устройствам, может быть использовано в электроизмерительныхустройствах для запоминания аналого-.вых широкополосных сигналов и явля ется дополнительным к авт,св.9987682,Целью изобретения является повышение точности устройства, 10На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит входные усилители 1 и 2, ключи 3-5, накопительныеэлементы 6-8, буферные усилители 9и 10, сумматор .11, вычитатели 12 и13, делители 14 и 15 напряжений,элемент 16 задержки и шину 17 управления, Накопительные элементы 6-8выполнены на конденсаторах.Аналоговое запоминающее устройство работает следующим образом.На время выборки ключи 3 и 4 замыкаются по команде от шины 17 управления, При этом на конденсаторе бустанавливается напряжение Б равное входному напряжению П х, вмомент времени С, с какой-то погрешностью д 1, т,е, Б вх(г)=П с+д 1На 30пряжение Цс, через буферный усилитель9 подается на вычитатель 11, на котором из входного напряжения 0 в вычитается Ц Полученная разность усиливается в К раз и через ключ 4 запоминается на конденсаторе 7 с погрешностью д 2, т.е.Пс=1" вх ( д Цвх(" ) д 3 + д 2==д 1 К+д 2,Считая параметры ключей 3 и 4 и конденсаторов б и 7 примерно одинаковыми, можно считать Ж - д 2, т.е. Бс=д 1 К,+д 1. Напряжение Б с выхода буферного урилителя 18 поступает на 45 вход делителя 14, где оно делится в Краз, и с выхода делителя 14 поступает на второй вход сумматора 11. Импульс управления от шины 17 управления через элемент 16 задержки поступает на управление ключом 5. При этом на конденсаторе 8 запоминается напряжение Б (с;+С э), гдеопределяется элементом 16 времени, С помощью вычитателя 13 из входного напря 55 жения П вх(;) вычитается напряжение и разностный сигнал, представляющий приращение входного сигнала за время в, поступает на вход делителя 15, где делится в К раз. Считаем, что приращение входного сигнала пропорционально динамической погрешности запоминания входного сигнала, т.е, %вх(С;)=К дДин. На тРетий вход сУмматора 11 подается корректирующее динамическую погрешность устройствадП вхИ э)напряжение в в ;, в - в . В общем случае зависимость ЛПВх(1) от д дин может быть нелинейной функцией от динами" ческой погрешности устройства и для конкретного запоминающего устройства может быть установлена .экспериментально.С выхода сумматора 11 напряжение, равное Пвцх ="вх(;)-д 1+д 1 + д + дП вх (сэ),Кг( ), д 1, д.,К,)вх+ + поступает на выход устройства,Таким образом, предлагаемое устройство позволяет уменьшить статическую и динамическую составляющие по- грешности, возникающие при кодировании быстроизменяющихся сигналов. Формула и з о б р е т е н и я Аналоговое запоминающее устройство по авт. св. 9 987682, о т л и ч а ю - щ е е с я тем, что, с цельюповьппения точности устройства, в него введены последовательно соединенные второй входной усилитель, третий ключ, третий накопительный элемент, второй вычитатель и второй делитель напряжения и элемент задержки, вход которого соединен с управляющим входом первого ключа, выход элемента задержки соединен с управляющим входом третьего ключа, вход второго входного усилителя соединен с входом первого входного усилителя, второй вход второго вычитателя соединен с выходом первого буферного усилителя, выход второго делителя напряжения соединен с третьим входом сумматора.