Устройство для масштабирования

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХСПУ БЛИК 801444757 6 Г 7/5 ОПИСАНИЕ ИЗОБРЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВ Н Одинцо ртамоно ельство СССР 7/548, 1982, лик. 1982,59 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(54) УСТРОЙСТВО ДЛЯ МАСШТАБИРОВАНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано.в системах цифровой обработки сигналов. Целью изобретения является повышение точности. Устройство содержит блоки 1, 2 памяти, вычитатель 3, умножитель 4, сумматор 5,блок 6 памяти, умножитель 7, блок 8синхронизации. Поставленная цель достигается за счет учета масштабирукщихмножителей по амплитуде. 4 ил.(4) Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработкисигналов,Цель изобретения - повышение точности устройства.На фиг. 1 изображена функциональная схема предлагаемого устройства;на фиг. 2 - функциональная схемаблока синхронизации; на фиг, 3 - функциональное назначение выходов блокасинхронизации; на фиг. 4 - таблицасостояний управляющих сигналов (потактно). 15Устройство содержит блоки 1 и 2памяти, вычитатель 3, умножитель 4,сумматор 5, блок 6 памяти, умножитель7, блок 8 синхронизации, выходы 9блока синхронизации, блок 10 памяти,счетчик 11 и генератор 12 импульсов.Блоки 1, 2 и 6 памяти представляютсобой ОЗУ, блок 10 памяти в ПЗУ.Устройство работает следующим об"разом. 25Отображение сигнала Б в новыймасштаб аргумента описывается выражением 8(а) -% Б(а) = М(а)Я(8 а) (1) 30 Обозначим где а - значение аргумента отсчетапраобраза;а - значение аргумента отсчетаобраза;- оператор отображения (преобразования масштаба аргумента);8- - обратный оператор; ( М(а) - нормирующий амплитудный множитель, введенный для уравни-вания энергии сигнала-праоб-:раэа и сигнала-образа.Для получения образа необходимо задаться начальным аи конечным а, значениями нового аргумента, выбрав их из множества а) при условии, что ц анац 4 а-р ак(3) Новый интервал дискретизации за 55находится из выражения а, -а ,цааИ где И - требуемое количество отсчетов в реализации-образе, Тогда значения аргумента для отсчетов-образовбудут определяться из выражения а(и) = а+ даи,4 где и - порядковый номер отсчетаобраза, и О, 1, 2 Ф- 1.Рассчитав все значения множествааРгументова(и) необходимовычислить все значения множества аргументов отсчетов-праобразов а(ипо формуле (2),Для каждого из найденных а(и )необходимо вычислить значение М(а),Поскольку интервал дискретизации д асоответствует требованиям теоремыКотельникова, то при известных значениях отсчетов 8(и) и Я(и+1) можно вычислить значение любого отсчета длясоответствующего значения аргумента8(и+К), где к ( 1, методом линейнойинтерполяции отсчетов 8(и) и Я(и+1)по формуле 8(и+К)=К(8(и+1)-8(и+Б(и), (5) Вычисленные в количестве интерваловдискретизации значения а(п ) являютсязначениями и (и): и(и) = а(п)/да. (6) Целая часть значения и (и) является значением ие(и ), дробная часть значения и (и ) является значением Е(и ) . Значение П(и ) находится из выраже- ния и(и) = п(и) + 1. (7) Для всех и рассчитываются значенияК(и) по формуле 1 с (и ) = М(а(и ) ) 1 с(и ), (8) Из (1) - (8) получим Я (и) 1 с (и) (8(и (и8(прр (и ++ М(а(и 8(и, (и. (9) Выражение (9) представляет собой алгоритм работы устройства, реализуемыйза один рабочий цикл, который в зависимости от соотношения И и И (Ичисло отсчетов в сигнале-праобразе),содержиттактов, где2 М, М ( М; М+М, М.с М.5Рассмотрим работу устройства для масштабирования при М ( М,В течение первых М тактов цикла работы устройства на входы блоков 1 и 2 памяти поступает последователь ность отсчетов сигнала-праобраза Б(и), одновременно с выходов 9 блока 8 синхронизации на управляющие входы блоков 1 и 2 памяти поступают сигнал, удерживающий их в режиме записи, и 15 последовательность адресов для записи отсчетов и = 0,1,2 М, в результате чего на вторые входы умножителей 4 и 7 подаются произвольные сигналы, а на управляющие входы блока 6 памя" 20 ти - управляющий сигнал, удерживающий его в режиме чтения, и последовательность адресов п= М- М; М -М+1,М, Считанные из блока 6 памяти отсчеты поступают на выход устройства.25В течение последующих М тактов цикла работы устройства с выходов 9 блока 8 синхронизации на управляющие входы блоков 1 и 2 памяти поступают сигнал, удерживающий их в режиме чте- З 0 ния,и последовательности адресов: пд (и) на блок 1 и и (и) на блок 2, в результате чего на управляющие входы блока 6 памяти подаются сигнал, удерживающий его в режиме записи, и 35;М, на второй вход умножителя 4 поступает последовательность коэффициентов Е (и), а на второй вход умножителя 7 - последовательность ко эффициентов М(а(п ) ) .При этом с выхода блока 1 памяти считываются значения сигнала Б(п (и которые поступают на первый вход вычитателя 3, а с выхода блока 2 памя ти считываются значения сигнала Б(п (п, которые поступают на второй вход вычитателя 3 и на первый вход умножителя 7. Значение разности Б(ипр(п-Б(пе (ипоступает на 50 первый вход умножителя. (.С выхода умножителя 7 вычисленные значения М(а(и) ) Б(и,ц,(п ) ) поступают55 на второй вход сумматора 5, на первый вход которого поступают с выхода умножителя 4 вычисленные значения1 с (и ) Б(пр (и ) ) Б(пд(и ) )С выхода сумматора 5 снимаются значения вычисленных. отсчетов-образов Б(и ), которые записываются в блок 6 памяти по соответствующим адресам.В течение последних М - М тактов с выхода блока 8 по соответствующим линиям выходам 9 поступают управляющий сигнал, удерживающий блок 6 памяти в режиме чтения, и последовательность адресов п= 0,1,2, М-М.Считанные значения отсчетов поступают на выход устройства.На управляющие входы блоков 1 и 2 памяти и на вторые входы умножителей 4 и 7 подается произвольная информация.Блок 8 синхронизации работает следующим образом. С выхода генератора 12 импульсов на вход счетчика 11 емкостью 2 М(для рассматриваемого случая). поступает непрерывная последовательность импульсов, вызывающая появление на его выходе последовательности адресов 1 = О, 1, 2, 2 М -1, по которым спрашиваются ячейки блока 10 памяти.1Коды с выходов 9 блока 8 поступают на блоки устройства в соответствии с изложенным алгоритмом работы и функциональным значением полей выходов 9 (фиг. 3).Формула изобретенияУстройство для масштабирования, содержащее три блока памяти и блок синхронизации, о т л и ч а ю щ е е - с я тем, что, с целью повышения точности, в него введены два умножителя, вычитатель и сумматор, причем информационный вход устройства подключен к информационным входам первого и второго блоков памяти, входы записи- чтения которых подключены к первому выходу блока синхронизаций, выход первого блока памяти подключен к входу уменьшаемого вычитателя, выход второго блока памяти подключен к входу вычитаемого вычитателя и к первому входу первого умножителя, выход которого подключен к первому входу сумматора, выход вычитателя подключен к первому входу второго умножителя, выход которого подключен к второму входу сумматора, выход которого подключен к информационному входу третьего блока памяти, выход которого подключен коставитель М, Силиехред М.Ходанич Корректор М. Демч дактор А н Тираж 704 Подписн ударственного комитета СССР изобретений и открытий а, Ж, Раушская наб., д. 4/5 Заказ 6506/4 НИИПИ по делам130359 Моск ектная, 4 роизводственно-полиграфическое предприятие, г. Ужгород, у 5 1444757 6выходу устройства, выходы блока син- ти,вторым входамвторого и первого хронизации со второго по седьмой под- умножителей, входу записи-чтения.и ключены соответственно к адресным адресному входу третьего блока павходам первого и второго блоков памя- мяти.