Логический фазоразностный демодулятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1443199
Автор: Китаев
Текст
Изобретение относится к связи иможет найти применение при построении приемников цифровых систем передачи информации,5Целью изобретения является повышение скорости приема информациипри увеличении кратности манипуляции,На фиг.1 изображена структурная 10электрическая схема логическогофазоразностного демодулятора; нафиг.2 - виды передаваемых сигналовпри однократной (Фиг.2 а), двухкратной (фиг.2 б) и трехкратной (фиг.2 в) 15манипуляции; на Фнг.З - временныедиаграммы, поясняющие работу демодулятора при трехкратной манипуляции,Логический Фазоразрядный демодулятор содержит Формирователь 1 входного сигнала, генератор 2 опорнойчастоты, первый 3, второй 4 и третий5 триггеры, счетчик Ь, первый 7 ивторой 8 элементы И, первый элементИЛИ 9, дешифратор 10, последовательный регистр 11, второй элемент ИЛИ 12,блок 13 задержки, преобразователь 14кода и параллельный регистр 15.Логический Фазоразностный демодулятор работает следуюшим образом. 30На вход Формирователя 1 входногосигнала поступает цифровой сигнал,несущий информацию от нескольких .независимых источников. Виды цифровых сигналов при передаче информацииот одного, двух и трех источников35представлены соответственно наФиг,2 а, 2 б и 2 в. Фазоразностная манипуляция на передающей стороне обеспечивается изменением полярности сиг 40нала на границах тактового интервалас. путем использования прямых илиинверсных сигналов (фиг.2).В формирователе 1 входного сигнала принимаемый сигнал фильтруется, усиливается, ограничивается, согласовывается по уровню с цифровыми элементами и инвертируется, Сформированные на его выходах цифровые сигналы (Фиг.За,б) поступают на тактовые входы второго 4 и третьего 5 триггеров, устанавливая их положи тельным фронтом в нулевое состояние. Наличиее нулевого потенциала хотя бы на одном из установочных входов55 счетчика 6 разрешает счет импульсов с выхода генератора 2 опорной частоты, частота Г которого устанавливается в зависимости от требуемой точности привязки счетных импульсов к моменту начала счета. Так, напри 1мер, при Е = 100 -- точность приСовязки счетных импульсов к моменту начала счета не превышает одного периода частоты генератора 2, т,е, не более одного процента от длительности тактового интервала й .После установления режима счета положительным фронтом прямого или инверсного сигнала с выхода формирователя 1 начинается подсчет импульсов опорной частоты с выхода генератора 2 счетчиком 6 до момента=(1 -- , - , - , ) , где ш - кратность манипуляции. В момент времениимпульс с выхода дешифратора 10 устанавливает триггеры 4 и 5 в единичное состояние. Это приводит к сбросу счетчика 6 в нулевое состояние и прекращению счета до момента прихода следующего положительного Фронта с выходов формирователя на один из триггеров 4 или 5. Интервал остановки счета заштрихован на фиг.Зз.На первом выходе дешифратора 10 формируется последовательность узких импульсов (фиг,Зв), задержанных относительно начала периода Г вход 1 чого сигнала на время С = е"од 2 пф оНа остальных 2 -1 выходах дешифратора 10 формируются импульсы с задержкой относительно соседнего выхода на1время Ь = -"-, , . Зти импульсы, объединенные в элементе ИЛИ 12 (Фиг.Зе), поступают на тактовый вход последовательного регистра 11. На информационный вход регистра 11 поступает сигнал, являющийся результатом анализа изменения полярности входного сигнала на протяжении одного тактового интервала , Анализ осуществляется схемой, состоящей из триггера 3, сигналы на выходах которого изображены на фиг.Зг,д, элементов И 6 и 7 и элемента ИЛИ 9. Сигналы с выхода элемента ИЛИ 9 (фиг.Зж) записываются в регистр 11 импульсами с выхода элемента ИЛИ 12 (фиг.Зе). Результат записи представлен в виде нулей и едииниц (Фиг.Зж) .(2 - 1)-разрядный код с выходов регистра 11 поступает на входы преобразователя 14 кода,На ш выходах преобразователя 14 кода формируютсяинформационные сигналы, переданные от ш независимых источников информации. С целью устранения "состязаний" сигналы с выходов преобразователя 14 кода переписываются в параллельный регистр 15 сигналом с выхода блока 13 задержки. Сигналы на выходах регистра 15 (фиг.3 и,к,л) являются выходными информационными сигналами логического фазоразностного демодулятора.Формула изобретения/Логический фазоразностный демодулятор, содержащий последовательно соединенные формирователь входного сигнала, первый триггер, первый элемент И и первый элемент ИЛИ, последовательно соединенные генератор опорной частотысчетчик и дешифратор, а также второй элемент И, второй и третий триггеры, выходы кото" рых подключены к установочным входам счетчика, вход формирователя входного сигнала является входом логического фазоразностного демодулятора, первый выход формирователя входного сигнала соединен с вторым входам первого элемента И и с тактовым входом третьего триггера, второй выход формирователя входного сигнала подключен к первому входу вчмього43199 элемента И и к тактовому входу второго триггера, второй выход первого триггера соединен с вторым входом 5 второго элемента. И, выход которого подключен к второму входу первого элемента ИЛИ, первый выход дешифратора подключен к тактовому входу первого триггера, а второй выход дешифратора соединен с установочными входами второго и третьего триггеров, информационные входы которых заземлены, о т л и ч а ю щ и й с я тем, что, с целью повышения скорости 15 приема информации при увеличении кратности манипуляции, введены второй элемент ИЛИ,блок задержки и последовательно соединенные последовательный регистр, преобразователь кода и параллельный регистр, выходы которого являются информационными выходами логического фазоразностного демодулятора; выход первого элемента ИЛИ подключен к инфор мационному входу последовательного регистра, второй выход дешифратора соединен с входом блока задержки и с первым входом второго элемента ИЛИ, выход которого подключен к тактовому входу последовательного регистра, дополнительные выходы дешифратора соединены с соответствующими входами второго элемента ИЛИ, а выход блока задержки подключен к 35 тактовому входу параллельного регистра и является тактовым выходом логического фазоразностного демодуля- Г - / .Г/. Г - / 11443199 Составитель И.КотиковТехред Л.Олийнык Корректор Л,Патай Редактор В.Бугренкова Тирак 660 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб , д. 4/5
СмотретьЗаявка
4182562, 16.01.1987
ПРЕДПРИЯТИЕ ПЯ В-8150
КИТАЕВ ВАЛЕРИЙ АРКАДЬЕВИЧ
МПК / Метки
МПК: H04L 27/22
Метки: демодулятор, логический, фазоразностный
Опубликовано: 07.12.1988
Код ссылки
<a href="https://patents.su/4-1443199-logicheskijj-fazoraznostnyjj-demodulyator.html" target="_blank" rel="follow" title="База патентов СССР">Логический фазоразностный демодулятор</a>
Предыдущий патент: Приемник сигналов с двойной фазовой манипуляцией
Следующий патент: Демодулятор фазоманипулированных сигналов
Случайный патент: Универсальный логический элемент