Преобразователь кода во временной интервал

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЯК 14397(5) ОПИСАНИЕ ИЭОБРЕТН А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ков товые СР 984.ВРЕМЕ вычислииспольтельК имеСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(54) ПРЕОБРАЗОВАТЕЛЬ КОДА ВНОЙ ИНТЕРВАЛ(57) Изобретение относитсятельной технике и может бытзовано в информационно"изменых системах и моделирующихсах. Цель изобретения - повточности и расширение облас нения за счет возможности измененияв процессе работы закона формирования временных интервалов. Поставленная цель достигается путем введенияв преобразователь сверхоперативногозапоминающего устройства (СОЗУ), логического блока формирования импульсов, делителя частоты, дешифратора,третьего счетчика импульсов и мультиплексора. С помощью первого регистра,первого счетчика и блока сравненияформируется грубый временной интервалкоторый с помощью второго регистра,СОЗУ, логического блока формированияизменяетея в соответствии с изменением задаваемого кода.з.п. ф-лы,2 илИзобретение относится к вычислительной технике и предназначено дляиспользования в комплексе полунатурного моделирования систем воздушныхсигналов, в цепях связи имитаторов5входных параметров реальных систем суниверсальной цифровой вычислительной машиной, а также в информационноизмерительных системах. 10Цель изобретения - повышение точности и расширение области применения путем обеспечения возможностиизменения в процессе работы законаформирования временных интервалов.На фиг.1 приведена структурнаясхема преобразователя кода во временной интервал; на Фиг.2 - реализация логического блока формированияимпульсов с временными диаграммами.Преобразователь содержит генератор 1 импульсов, элемент 2 И, первыйсчетчик 3 импульсов, первы регистр 4,информационный вход которого подключен к 1 старшим разряцам входного иразрядного кода, второй регистр 5,информационный вход которого подключен к ш младшим разрядам входного кода (1 + ш = и), блок б сравнения,второй счетчик 7 импульсов, мультиплексор 8, сверхоперативное запоминающее устройство (СОЗУ) 9, логический блок 1 О формирования импульсов,Формирователь 11 импульсов, выход которого подключен к выходной шине 12,дешифратор 13, выходную шину 14 уп 35равления, третий счетчик 15 импульсов, шину 16,1 синхронизации, шину16,2 сброса, шины 16.3 старших разрядов входного кода, шины 16.4 младшихразрядов входного кода, делитель 17частоты, элементы ИЛИ 18-20, шину 21запуска,Логический блок 10 (фиг,2) дляслучая формирования импульсов, подлительности равных 1 Т, 2 Т, и ЗТ, гдеТ - период следования импульсов генератора 1, содержит элемент И 22, элемент ИЛИ 23 и мультиплексор 24. Управляющие входы 25 мультиплексораявляются управляющими, а разрешающийвход 26 - разрешающим входами логического блока 10.Преобразователь работает следую"щим образом.Перед началом работы по сигналу,поступающему с УЦВМ на шину 21, входной код записывается в регистры 4 и5, При этом в регистр 4 записываются старшие, а в регистр 5 - мпадшие разряды входного кода. По этому же сигналу сбрасываются в ноль счетчик 7 и через элемент ИЛИ 20 - счетчик 3. Поскольку содержимое счетчика 3 и регистра 4 неодинаково, на выходе блока 6 сравнения присутствует сигнал, разрешающий прохождение импульсов с генератора 1 через элемент 2 и на счетный вход счетчика 3. Последний считает до тех пор, пока его содержимое не станет равным содержимому регистра 4. В этом случае на выходе блока б появляется сигнал, запре - щающий прохождение импульсов на счетчик 3, изменяющий состояние счетчика 7 на единицу и разрешающий считывание информации иэ СОЗУ 9. Этим же сигналом разрешается работа логического блока 10, а именно, разрешается прохождение на его выход, в зависимости от управляющего кода с СОЗУ одного из сигналов, сформированных с помощью элементов ИЛИ 22 и 23 логического блока 10.В логическом блоке 10 из выходных сигналов делителя 17 формируются сигналы дополнительного временного интервала, равного 1 Т, 2 Т, ЗТ и так далее, где Т - период следования импульсов генератора 1. По управляющему коду из СОЗУ на выходе логического блока 10 с помощью мультиплексора 24 Формируется сигнал определенной длительности (Фиг,2),В Формирователе 11 по заднему фронту сигнала с выхода логического блока 10 формируется импульс, который поступает на выходную шину 12,Этот же импульс через элемент ИЛИ 20 сбрасывает в ноль счетчик 3. В результате сигнал с выхода блока 6 разрешает прохождение импульсов генератора на счетчик 3. Аналогично описанному формируется очередной временной интервал . При этом считывание из СОЗУ осуществляется по новому адресу, задаваемому счетчиком 7.В процессе работы чаще обновляется информация младших разрядов, Сигнал на обновление информации в регистре 5 младших разрядов формируется с помощью дешифратора 13, подключенного к выходам младших разрядов счетчика 7.Сигнал с выхода дешифратора 13 поступает по шине 14 на УЦВМ. Поэтому сигналу с УДВОЮ в преобразователь начинают поступать синхроимпульсы на шину 6. Эти импульсы подсчитываются счетчиком 15 и через мультиплексор 8 выходной сигнал счетчика15 поступает на адресный вход СОЗУпо управляющему сигналу с выхода дешифратора 13. Синхроимпульсы сопровождают информацию, поступающую врегистр 5 мпадших разрядов.При этом до наступления равенствасодержимого регистра 4 и счетчика 3по управляющему сигналу с выхода блока б сравнения обновляется информация, записанная в СОЗУ,Информация в регистре 4 изменяется по импульсу переполнения счетчика7. Далее цикл работы повторяется.Формула изобретения1. Преобразователь кода во временной интервал, содержащий Формирователь импульсов, первый регистр, инФормационные входы которого являются .соответствующими шинами старших разрядов входного кода, а выходы соот-.ветственно подключены к первым входамблока сравнения, вторые входы которого соответственно соединены с выходами первого счетчика импульсов,счетный вход которого подключен квыходу элемента И, первый вход которого соединен с выходом генератораимпульсов, а второй вход объединенсо счетным входом второго счетчикаимпульсов и подключен к выходу блокасравнения, и второй регистр, информационные входы которого являются соответствующими шинами младших разрядоввходного кода, о т л и ч а ю щ и й - .с я тем, что, с целью повышения точности и расширения области примененияпутем обеспечения возможности изменения в процессе работы закона формирования временных интервалов, в неговведены логический блок формированияимпульсов, третий счетчик, делительчастоты, мультиплексор, дешифратор,первый, второй и третий элементы ИЛИи сверхоперативное запоминающее устройство, информационные входы которого соответственно подключены к выходам второго регистра, адресные входы - к выходам мультиплексора, а выходы - к управлякицим входам логического блока формирования импульсов,разрешакпщй вход которого объединенс управляющим входом сверхоперативного запоминающего устройства и первым управляющим входом мультиплексора иподключен к выходу блока сравнения,при этом выход генератора импульсовсоединен с входом делителя частоты,выходы которого соответственно подключены к информационным входам логического блока Формирования импульсов, выход которого соединен с входом формирователя импульсов, выходкоторого является выходной шиной иподключен к первому входу третьегоэлемента ИЛИ, выход которого соединен с входом обнуления первого счетчика импульсов, а второй вход объединен с первыми входами первого и второго элементов ИЛИ, входом обнуле.ния второго счетчика и является шиной запуска, причем счетный вход третьего счетчика импульсов являетсяшиной синхронизации, вход обнуления -шиной сброса, а выходы соответственно подключены к первым информацпонным входам мультиплексора, вторые2 ц информационные входы которого подключены к соответствующим выходам второго счетчика импульсов, а второй управляющий вход объединен с вторымвходом второго элемента ИЛИ, является выходной шиной управления и подключен к выходу дешифратора, входыкоторого соответственно подключены квыходам младших разрядов второго счетчика импульсов, выход переполнениякоторого соединен с вторым входом 35первого элемента ИЛИ.2, Преобразователь по п.1, о т -л и ч а ю щ и й с я тем, что логический блок. формирования импульсов 40 выполнен на элементе И, элементе ИЛИи мультиплексоре, разрешающий входкоторого является разрешающим входомлогического блока формирования импульсов, выходом которого являетсявыход мультиплексора, а управляющими входами - входы управления мультиплексора, первый информационный входкоторого объединен с первым входомэлемента ИЛИ и подключен к выходуэлемента И, второй информационныйвход объединен с первым входом элемента И, вторым входом элемента ИЛИи является первым информационным вхо-дом логического блока формирования55импульсов, вторым информационным входом которого является второй входэлемента И, причем третий информационный вход мультиплексора соединенс выходом элемента ИЛИ.