Контролируемый логический элемент

(088.8)ое свидетел. Н 03 К л Коммунарско ого института льство СССР 9/14,о СССР14,свидетельл,НОЗК АРСТВЕННЫЙ КОМИТЕТ ССЛАМ ИЗОБРЕТЕНИЙ И ОТКР(57) Изобретение относится к импульсной технике и может быть испольэо 513 4 Н 03 К 19/00, 19/09 вано в различных устройствах дискретной автоматики. Цель изобретения - расширение, функциональных воэможностей устройства за счет выполнения дополнительной контролируемой функции 2 НЕ. Устройство содержит элемент И-НЕ, первую 1 и вторую 2 входные шины, первую 3, вторую 4 и третью 5 выходные шины, общую шину 6, первую 7 и вторую 8 шины питания. Для достижения поставленной цели в устройство введены два инвертора, состоящих из двух КМОП-транзисторов с индуцированными каналами р- и и"типа 17,19 и 18,20, а элемент И-НЕ выполнен на восьми КМОП-транзисторах сЯ индуцированными каналами р- и и-типа. 1 табл., 1 ил.Изобретение относится к импульсной технике и может быть использовано в различных устройствах дискрет-.йой автоматики,Цель изобретения - расширениефункциональных воэможностей устройства за счет выполнения дополнитель-,ной контролируемой функцни 2 НЕ.На чертеже представлена принципиьная схема контролируемого логиеского элемента.Контролируемый элемент содержитервую 1 и вторую 2 входные шины,первую Э, вторую 4 и третью 5 вы- .1 водные шины, общую шину 6, первую уи вторую 8 шины питания, КМ 011-транзисторы 9-20 с индуцированным каналом. Транзисторы 9-14, 17, 18 относятся к транзисторам с каналом р-тиа, а транзисторы 15, 16, 19 и 20 -с каналом п-типа. Входная шина 1соединена с затворами транзисторов9, 11, 1 5; 18 и 20, а входная шина2 - с затворами транзисторов 10, 14, 2516, 17 и 19. Первая шина 7 питаниясоединена с истоками транзисторов 9,10, 17 и 18, к которой также подключены подложки транзисторов 9"14, 17и 18. Вторая шина 8 питания соедииена с истоками транзисторов 16, 1 9и 20, к которой также подключеныподложки транзисторов 15, 16, 19 н20. Стоки транзисторов 18 и 20, атакже затвор транзистора 12 подключены к первой вьиодной шине 3. Стокитранзисторов 17 и 19, а также затвортранзистора 13 подключены к второйвыходной шине 4. Стоки транзисторов9, 10 и источник транзисторов 11, 12 40соединены между собой. Соединенымежду собой также стоки транэисто"ров 11, 12 и истоки транзисторов 13. и 14, а стоки транзисторов 13, 14 и15" соединены между собой н подклю.чены к третьей выходной шине 5.Контролируемый логический элементуправляется разнополяриыми уровнямидвоичных логических сигналов 11, и 0 ои сигналом об отказе в самом элемен"50те или в цепях, связанных со входа-.ми данного элемента, уровень такогосигнала обозначается 0Питание элемента осуществляетсяположительным напряжением +Е и от 55рицательным напряжением -Б относительно общей шины 6, которые подаются соответственно на шины питания7 и 8.КИОП-транзисторы проводят ток, когда напряжение затвора превысит некоторое отпирающее, или пороговое значение Пор.Для эффективной работы устройства желательно использовать транзисторы с пороговым напряжением порядка 60- 70 от номинального напряжения питания (2 Е).Сигнал с уровнем больше 11 и меньше +Е считает логическим сигналом с уровнем У, т.е. +11 уш 4 0 С +Е; аналогично -Е ( Цо 4 Ото у а вооо (ооР иВ таблице приведено соответствие выходных сигналов контролируемого элемента всем возможным комбинациям входных сигналов. Вход Вход Выход Выход Выход Х 1 (1) Х 2 (2) У 1 (3) У 2 (4) УЭ (5) 0 0 0 0 0 0 0 0 0 Сигнал "0" на обоих входах контролируемого элемента 1 и 2 приведет к отпиранию транзисторов с индуцированным каналом р-типа 9 в .11, 14, 17 и 18. Транзисторы 15, 16, 19 и 20 с ка" налом п-типа, затворы которых сое-. динены со входами 1 и 2, будут закрыты, Открытые транзисторы И и 18 обеспечивают поступление с шины 7 на выходы 3 и 4 элемента положительного напряжения, соответствующего уровню логической единицы. Так как затворы транзисторов 1 2 и 13 с каналом р-ти" па соединены с выходами элемента Э и 4, то эти транзисторы будут закрыты. На выходе элемента 5 будет поло1429312 жительное напряжение, соответствующее уровню логической единицы, которое поступает с шины 7 через открытые транзисторы 9 и О, включенные параллельно, и транзисторы 11 и 14,5 включенные последовательно.При сигнале "0" на входе 1 и сигнале "1" на входе 2 состояние транзисторов будет следующим: транзис" торы 9, 11, 13, 16, 18 и 19 - открыты, а транзисторы 10, 12, 14, 15, 17 и 20 - закрыты. Поэтому, на выходе 3 будет сигнал "1", на выходе 4 - сигнал "0", на выходе 5 - сигнал "1". 15При сигнале "1" на входе 1 и сиг-, нале "О" на входе 2 соотояние транзисторов будет следующим: транзисторы 1 О, 12, 14, 15, 17 и 20 - открыты, . а транзисторы 9, 11, 13, 16, 18 и 19 - закрыты, Как и в двух предыдущих случаях, на выходе 5 будет сигнал И 11 , так как положительное напряжение поступает с шины 7 через открытые транзисторы 10, 12 и 14. 25 Формула изобретенияКонтролируемый логический элемент, содержащий элемент И"НЕ, подключенный первой и второй клеммами пита" ния соответственно к первой н второй шинам питания и общей шине, выход подключен к первой выходной шине, первый вход подключен к первой входной шине, второй вход - к второй входной шине, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей устройства, в него введены два инвертора, состоящих из двух КЛОП-транзисторов с индуцированными каналами р- и птипа, элемент И-НЕ выполнен на восьми КМОП-транзисторах с индуцированными, каналами р- и п-типа, затвор первого транзистора р-типа которого соединен с затвором второго транзистора р-типа, затвором первого транзистора и-типа и подключен к первому входу, исток и подложка которого подключены к первой клемме питания, к подложкам второго и третьего транзисторов р-типа, а сток соединен с истоком второго транзистора р-типа, сток которого соединен с истоком третьего транзистора р-типа, сток которого соединен со стоком шестого транзистора р-типа, со сто" ком первого транзистора и"типа и под,ключен к выходу элемента, а затвор подключен к второй выходной шине, затвор четвертого транзистора р-типа соединен с затвором шестого транзистора р-типа, затвором второго транзистора и-типа и подключен к вто" рому входу, исток и подложка подклю" чены к первой клемме питания, к подложкам пятого и шестого транзисторов р-типа, а сток соединен со стоком .первого транзистора р-типа и истоком пятого транзистора р-тнпа, затвор которого подключен к третьей выход Сигнал на обоих входах кон"тролируемого элемента 1 и 2 приведетк тому, что хотя бы один иэ параллельно включенных транзисторов 9 и зо10, 11 и 12, 13 и 14 будет закрыт,следовательно на выход 5 не поступитположительное напряжение с шины 7.Транзисторы 1 5 и 1 6 будут открыты.На выходе 5 будет сигнал О, так какотрицательное напряжение поступает сшины 8 через открытые транзисторы15 и 6.Сигнал на обоих входах контролируемого элемента 1 и 2 приводит к 4 Отому, что все транзисторы контролируемого элемента будут закрыты и навыходах 3,4 и 5 не будет при этомни положительного, ни отрицательногонапряжения, т.е. сигнал 45Для остальных комбинаций входныхсигналов (таблица) на выходе 5 будетсигнал, так как,хотя бы один изтранзисторов 15 и 16 и хотя бы однапара транзисторов 11 и 12, 13 и 14будет закрыта,Аналитически функции, реализуемые контролируемым элементом на выходах 3 и 4, могут быть представлены ввиде551у 1 х 1- х 1", у 2 = х 2" - х 2 Это троичные функциисоответствующие контролируемым элементам НЕ. На выходе 5 контролируемого элемента реализуется функция, которая аналитически может быть представлена в видеуз= (х 1 ч х 2 ) (х 1 Ч х ) (х 2 ч х 2)4Составитель А, ЦехановскийТехред Л.Сердюкова Корректор М. Демчик Редактор Г. Волкова Заказ 5143/55 Тираж 929 Подписное ВЯИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 142931 2 Ьной шине, а .сток соединен со стокоК третьего транзистора и-типа и второй второго транзистора р"типа и истоком выходной шиной, исток третьего траншестого транзистоРа р-типа, исток зистора п-типа первого инвертора подпервого транзистора и-типа соединен ключен к подложке и второй шине писо стоком второго транзистора и-типа тания, затвор восьмого транзистора а подложка соединена с подложкой и р-типа второго инвертора соединен с истоком второго транзистора п-типа и затвором четвертого транзистора и-ти" подключена к второй клемме. питания, па второго инвертора и первой вход- затвор седьмого транзистора р-типа 10 ной шиной, исток соединен с подложпервого инвертора соединен с затво- кой и подключен к первой шине питаррм третьего транзистора и"типа пер- ния а сток подключен к третьей вы"9ного инвертора и подключен к второй ходкой шине и стоку четвертого транводной шине, исток соединен с под" зистора п-типа, исток и подложка ложкой и подключен к первой шине пи" которого подключены к второй шине питания, а сток соединен со стоком15тания.