Постоянное запоминающее устройство

(088.8)ка, 1981, т. 54 кобритании21295800, опублик, 1984. ЕЕ УСТ От 2а,1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобтельной тэовано в ретение относится к вычислиехнике и может быть испольполупроводниковых ПЗУ с многоразрядной организацией. Цельизобретения - упрощение устройства.Поставленная цель достигается тем,что устройство содержит элемент ИЛИ15, блок переадресации 17, группуэлементов ИПИ 18, дешифратор неисправных разрядов на элементах И 19 ссоответствукщими связями. Строка резервного накопителя 5 разбита нанесколько частей, каждая иэ которыхсоответствует одному разряду устройства. Указанное соответствие устанавливается блоком переадресации 17. Врезультате одна резервная строка может занять несколько дефектных элементов памяти в разных строках основного накопителя 1. 2 ил.10 Изобретение относится к вычислительной технике и может быть использовано в полупроводниковых ПЗУ с многоразрядной организацией,5Целью изобретения является упрощение устройства.На фиг. 1 представлена структурнаясхема ПЗУ; на фиг, 2 - структурнаясхема блока переадресации.ПЗУ содержит основной накопитель1 со словарными 2 и разрядными 3 шинами и тактовыми входами 4, резервный накопитель 5, со словарной шиной6 и разрядными шинами 7, резервный 15усилитель 8 считывания, информационные входы 9 резервного накопителя 5,основные усилители 10 считывания садресными входами 11, дешифратор 12разрядов, блоки 13 сравнения, элементы И 14, элемент ИЛИ 15, выходы 16элементов И 14, блок 17 переадресации, группу элементов ИЛИ 18, дешифратор неисправных разрядов, выполненных на элементах И 19, выходы 20 дешифратора неисправных разрядов, муль -типлексоры 21 с первыми и вторымиинформационными входами 22 и 23, адресные входы 24 первой группы устройства, дешифратор 25 слов, адресные 30входы 26 второй группы устройства,выходы 27 устройства.Блок 17 переадресации (фиг.2) состоит иэ Е групп 17 1717программируемых элементов, которыемогут представлять собой транзисторные ключи, один иэ выводов которыхчерез пережигаемую перемычку соединен с соответствующими элементамиустройства (необходимые для пережигания перемычек цепн элементы не показаны). Количество групп программируемых элементов определяется разрядностью накопителя, т.е. числомодновременно опрашиваемых элементов 45памяти. Фактически, в определеннойгруппе элементов 17 должен храниться двоичный адрес чисел от 1 доСледует подчеркнуть, что здесь рассматривается, как отмечапось, случай, когда дефекты появляются в отдельных (в любой строке может бытьнеисправной одна иэ 1 частей) группах элементов памяти, При появленииединичного сигнала на одном из вхо 55дов 16 программируемых элементов 17на выходах элементов соответствующей группы будут логические сигналы,соответствующие двоичному представлению числа, которое было запрограммцровапо.Блоки 13 сравнения также состоят из аналогичных элементов и предназначены для хранения адреса дефектной строки.Резервный накопитель 5 может представлять собой как отдельную строку элементов постоянной, так и оперативной памяти. Во втором случае занесение в накопитель 5 необходимой информации может осуществляться и в процессе работы устройства (необходимый для этого управляющий сигнал не показан). Однако возобновление состояния ячеек этого накопителя должно осуществляться сразу после включения устройства через информационные входы 9. При этом можно устранить не только дефекты производства элементов памяти (кристалла), но и отказы, появляющиеся в процессе эксплуатации устройства. Предполагается, что в накопителе 5 дефекты не появляются. Единичный сигнал на выходе 20 элемента И 19 соответствует случаю, когда опрашиваемая часть строки является дефектной и считывание соответствующего символа должно осуществляться не из накопителя 1, а из аналогичной части строки (точный адрес элемента задается сигналами на шинах 11) накопителя 5.Дефектные элементы памяти основного накопителя 1 обнаруживаются в процессе функционального контроля устройства (кристалла памяти). При этом первым может быть обнаружен дефект (или несколько дефектов) в одной из частей строки. Адрес этой строки программируется в первом из блоков 13, а двоичный номер - в соответствующей группе программируемых элементов 17, . Соответствующие адреса обнаруженных в последующем дефектных элементов идентифицируются с состоянием следующих блоков 13 и групп элементов в блоке 17. При обнаружении дефектов часть строки с дефектными элементамн заменяется соответствующей частью строки накопителя 5, т.е. в эту часть строки 5 заносится информация, которая должна храниться в строке накопителя 1. Ясно, что при использовании только одной резервной строки допускается появление не более еппого дефекта встроке в каждом из поднакопителей в накопителе 1. По схожему принципу можно испольэовать сколько угодно ре зе рв ных с тро к.Устройство работает следующим образом.Адрес опрашиваемой для чтения ячейки накопителя 1 задается адресом 26 столбца и адресом 24 строки накопителя 1Если в опрашиваемой строке накопителя 1 нет ни одного неисправного элемента (по крайней мере, ранее обнаруженного), то ни на одном из выходов элементов И 14 не будет единичного сигнала, которого не будет и на словарной шине 6 строки накопителя 5 а также ни на одном из выходов 20 элементов и 19. Вместе с тем, единичные сигналы установятся на одной из словарных шин 2 на соответствующих упранляющих шинах 11 ( разрядных шинах 3 накопителя) усилителей 10 считывания (а также на соответствующих шинах усилителей 8 считывания). В соответствии с этим на выходах 22 усилителей 10 считывания установятся считанные информационные символы, которые по нулевому сигналу 20 через мультиплексоры 21 попадут на информационные выходы устройства.Если же при обращении к строке накопителя 1 в одной из ее частей ранее были обнаружены неисправные элементы памяти, то наряду с выборкой оснонной ячейки в накопителе 1 происходит обращение и к строке накопителя 5. Последнее обеспечивается тем, что в одном из блоков 13 происходит совпадение адреса 24 с запрограммированным в этом блоке адресом дефектной строки, в результате чего на выходе соответствующего элемента И 14 будет единичный сигнал, который через элемент ИЛИ 15 разрешит обращение к строке накопителя 5. Параллельно с этим единичный сигнал с выхода элемента И 14 поступит на вход соответствующей группы программируемых элементов блока 17, где запрограммирован двоичный номер части строки с дефектами. Этот двоичный номер установится и на выходах элементов ИЛИ 18, а также на выходе 20 одного из элементов И 19. В соответствии с этим на управляющем входе определенного мультиплексора 21 будет единичный сигнал который пропустит на ныход этого мультиплексора бит информации, считанный из накопителя 5,остальные биты искомого слова считываются из строки накопителя 1, поскольку на входах 20 остальных мультиплексоров 21 - нулевые уровни.формула и э обретенияПостоянное запоминающее устройство, содержащее основной и резервныйнакопители, основной и резервный усилители считывания, дешифратор слов,дешифратор разрядов, блоки сравнения,элементы И, мультиплексоры, выходы 15 которых являются выходами устройства, первые информационные входы муль.типлексорон соединены с соответствующими выходами основных усилителейсчитывания, а вторые - с соотнетст вующими выходами резервных усилителей считывания, информационные входыкоторых подключены к соответствующимразрядным шинам резервного накопителя, а адресные входы соединены с со ответствующими адресными входами основных усилителей считывания, инфор -мационные входы которых подключены ксоответствующим разрядным шинам основного накопителя, словарные шины Зо которого подключены к соответствующим выходам дешифратора слов, входыкоторого являются адресными входамипервой группы устройства и соединеныс соответствующими входами блоков 35сравнения, выходы которых соединеныс входами соответствующих элементовИ, адресные входы основных усилителей считывания соединены с соответствующими выходами дешифратора разря дон, входы которого являются адресными входами второй группы устройства, отличающееся тем,что, с целью упрощения устройства,оно содержит элемент ИЛИ, группу 45 элементов ИЛИ блок переадресациидешифратор неисправных разрядон, выходы которого соединены с входамиуправления коммутацией соответствующих мультиплексоров, адресные входысоединены с выходами соотнетстнующих 50элементов ИЛИ группы, входы которыхсоединены с соответствующими выходами блока переадресации, входы которого соединены с выходами соответствующих элементон И и с соответствующими 55входами элемента 11.П 1, выход которогоподключен к словарной шине резервного накопителя и соединен с входом сбросадешифратора неисиранш,с ра рярон.14188 6 2 Составитель С. КороТехред И,Верес рректор М.Василь едактор Г.Гербе аэ, 4162/51 Тираж 4/5 Производственно-полиграфическое предприятие, г. Ужгорол, ул. Проектна ВНИИПИ Государственного ком по делам изобретений и о13035, Москва, Ж, Раушская Подпистета СССРкрытийнаб., д. О ф