Матричный накопитель

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 40(59 ИСАНИЕ ИЗОБРЕТЕНИЯВТОРСНОМУ СВИДЕТЕЛЬСТВУ ческий пп, 1 ВМ,епС, 1972,э ек мкостью ов. М.; полу- бытьычислил атическом режим ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) 3 изд И. Бс 1 шепешаЛ. ВезегсЬ апй Эече 1 оршч. 16, Р 1.Березин А.С. и др. Высоктивная биполярная БИС памят256 бит. Сборник научных трМИЭТ, 1077, вып. 33.(57) Изобретение относитсяпроводниковой технике и можиспользовано в устройствах тельной техники, автоматики и электроники. Целью изобретения является повышение информационной емкости накопителя. Поставленная цель достигается тем, что в матричном накопителе катоды тиристоров совмещены с разрядными шинами, выполненными в виде скрытого полупроводникового п-слоя, разрядные аноды тиристоров нечетных элементов памяти в каждой строке подключены к первой числовой шине, аноды тиристоров четных элементов памятив каждой строке подключены ко второй числовой шине, Принцип работы матричного накопителя запоминающего устрой- , ства на симметричных тиристорных эле- Е ментах памяти основан на использовании работы элементов памяти в кваэи 1403096Изобретение относится к полупро, водниковой технике и технике накопления информации и может быть использовано в устройствах вычислительнойтехники, автоматики и электроники,Целью изобретения является повышение информационной емкости накопителя.На фиг. 1 показана топология матричного накопителя и структура одногоразряда; на фиг. 2 - схема включениясимметричных тиристорных элементовЭпамяти в матричном накопителе,Предлагаемый матричный накопитель 15(фиг, 1) для полупроводникового запоминающего устройства на основе симметричных тиристорных элементов памяти выполняется по изопланарной технологии и содержит сформированные в 20кремниевой подложке 1 первого (например р ) типа проводимости и эпитак сиальной пленке 2 второго (и ) типапроводимости четырехслоиные структуры,нсостоящие из эмиттера 3, объединенного с разрядной шиной, выполненнойв виде скрытого полупроводниковогослоя второго (и ) типа проводимости;из двух баз 4,5 соответственно первого (р) и второго (п) типов проводимости, причем в элементе памяти базы, соединены перекрестными связями; дляобеспечения надежного контакта с база,ми в них сформированы высоколегирован ные области соответственно второго 6(и ),и первого 7 (эмиттеры) (р+) ти,пов проводимости. Эмиттеры 7 первого,(рф ) типа проводимости в элементе памяти объединены и через слой поликремния 8. контактируют с металлической (А 1) числовой шиной 9, диэлектрическая пленка 10 изолирует четырехслойные вертикальные структуры однуот другой; для уменьшения сопротивления скрытой разрядной шины она шунтируется слоем металла (А 1) 11 черезкаждые восемь элементов памяти вдольразрядной шины.Принцйп работы матричного накопителя запоминающего устройства на сим 50метричных тиристорных элементах памяти основан на использовании работыэлементов памяти в квазистатическомрежиме, что поясняется фиг, 2, где12 - элемент памяти, 13, 14 - тиристоры, 15 - генератор тока, 16 - ключ.Допустим, что элемент 12,памяти,составленный из тиристоров 13 и 14,находится в состоянии "0". Для выборки строки числовой шины (9 Фиг.2), в которой находится указанная запоминающая ячейка, необходимо суммарный ток хранения генератора 15 тока перераспределить между всеми элементами вдоль выбранной шины. Выборка элемента памяти в накопителе и управление им производится подачей импульсов на соответствующие разрядные шины (3 фиг. 1). При обращении к выбранному запоминающему элементу, чтобы не создавать помехи остальным элементам накопителя, все числовые и разрядные шины накопителя, кроме шин,. на пересечении которых находится выбранный элемент памяти, отключаются от питания при помощи ключей (16 фиг, 2) на период этого обращения. Информация, за- ф писанная в отключенных таким образом элементах памяти, сохраняется за счет сохранения заряда, накопленного на барьерных емкостях р-п-переходов, и заряда неосновных носителей в полупроводниковых областях элемента, Время сохранения информации определяется в основном временем рекомбинации неосновных носителей в базовых областях и лежит в зависимости от размеровэлементов и параметров полупроводника в пределах от сотен наносекунддо долей миллисекунд, а так как время обращения к запоминающему элементу составляет обычно в таких накопителях десятки наносекунд, то разрушение информации, записанной в накопителе за время обращения, не происходит, а при условии, что накопленныйв базах и на емкостях р-п-переходовзаряд и соответствующее напряжениене уменьшится ниже некоторого порогового значения, то при подаче следующего импульса питания в элементе памяти восстанавливается состояние,предшествующее паузе,В период, когда нет обращения кэлементам накопителя, информация внем сохраняется статически, подачейтока хранения на числовые шины и потенциалов хранения на разрядные шины.Запись состояния "1" в элемент памяти накопителя производится подачейимпульса напряжения отрицательнойполярности (-1,4 В) на соответствующую разрядную шину "1" и повышениемтока в числовой шине (9 фиг, 2), приэтом через открытый тиристор течетток записи "1". Считывание состояния1" осуществляется подачей импульсов3 140309 отрицательной полярности на разрядную шину "1" и по величине тока, текущего по числовой шине, считывают информацию. Запись состояния "0" про изводится подачей на разрядную шину "О" импульса напряжения (-1,4 В) отрицательной полярности и повышением тока в числовой шине 9. При этом тиристор 13 открывается и через. него течет ток записи "0". Считывание состояния "О" осуществляется аналогично считыванию состояния "1", однако при этом ток считывания отсутствует в числовой шине. 15 Формула изобретенияМатричный накопитель, содержащий симметричные тиристорные элементы,каждый из которых состоит из двухтиристоров, аноды которых попарнообъединены и подключены к соответствующим числовым шинам, а катоды подключены к разрядным шинам накопителя,о т л и ч а ю щ и й с я тем, что,с целью повышения информационной емкости накопителя, катоды тиристоровэлементов памяти смежных разрядовподключены к соответствующей разрядной шине накопителя, аноды тиристоровнечетных элементов памяти в каждойстроке подключены к первой числовойшине накопителя, а аноды тиристоровчетных элементов памяти в каждойстроке подключены к второй числовойшине накопителя.