Устройство для контроля импульсных последовательностей

ОЮЗ СОВЕТСНИ ОЦИАЛИСТИЧЕС 19) (11) О РЕСПУБЛИН(511 4 Н ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ Бюл.21анов и А. И атуев свидетельство СССР Н 03 К 5/19, 1978. видетельство СССР Н 03 К 5/19, 1980.(54) УСТРОЙСТВО Д ПУЛЬСНЫХ ПОСЛЕ (57) Изобретение отн технике и может быть троля импульсных посл ровых блоков. Цель и НТРОЛЯ И ЕЛЬНОСТЕ к импульсн овано для ко ельностей ци ни я - расш ЛЯ КО ДОВАТ осится споль едоват обрет СУД АРСТВЕННЫЙ НО М ИТЕТ С С С РО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское790231, кл.Авторское с911715, кл,рение функциональных возможностеи устройства - достигается путем фиксации характера и местоположения искажений, а также осушествления контроля импульсных последовательностей с непостоянным периодом повторения. Для этого в устройство дополнительно введены триггер 3, блок 4 управления и блок 5 памяти. Устройство также содержит элемент 1 неравнозначности, счетчик 2 импульсов. На чертеже также показаны входы и выходы блока управления. В состав этого блока входят один формирователь, два элемента задержки, пять элементов И, один элемент ИЛИ и два триггера. Функциональная схема блока управления приводится в описании изобретения. 1 з. п. ф-лы, 2 ил.Изобретение относится к импульсной технике и может быть использовано для контроля импульсных последовательностей цифровых блоков.Целью изобретения является расширение функциональных возможностей путем фиксации характера и местоположения искажений, а также осуществления контроля импульсных последовательностей с непостоянным периодом повторения.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - пример реализации блока управления.Устройство для контроля импульсных последовательностей содержит элемент 1 неравнозначности, счетчик 2 импульсов, триггер 3, блок 4 управления и блок 5 памяти, управляющий вход которого объединен с К-входом триггера 3 и подключен к первому выходу 6 блока 4 управления, второй выход 7 которого соединен со сбросовым входом счетчика 2, информационные выходы которого соединены с адресными входами блока 5 памяти, выход которого соединен с первым входом элемента 1, выход которого соединен с Р-входом триггера 3, выход которого соединен с первым входом 8 блока 4, третий выход 9 которого соединен с синхронизирующим входом триггера 3 и счетным входом счетчика 2, выход переполнения которого соединен с вторым входом 1 О блока 4, четвертый выход 11 которого соединен со стробирующим входом блока 5 памяти, информационный вход которого объединен с вторым входом элемента 1 неравнозначности и является информационным входом 12 устройства, а третий 13 и четвертый 14 входы блока 4 являются управляющими входами устройства,Блок 4 управления содержит кнопку 15, формирователь 16, элементы 17 и 18 задержки, элементы И 19 - 23, элемент ИЛИ 24 и триггеры 25 и 26.Выходные сигналы блока 4 управления связаны с его входными сигналами следующими логическими функциями:а) выход 7 = вход 13 л вход 8, б) выход 9 = вход 8 Л вход 10 Л вход 14, задержанный на , где ) времени выборки из блока памяти 5,в) выход 11 = выход 6 Л выход 9 М выход 6 Л вход 8 Л вход 14.Устройство работает следующим образом.При нажатии кнопки 15 импульс с формирователя 16 устанавливает триггер 25 в единичное состояние, потенциал логической единицы с прямого выхода которого поступает на Р-вход триггера 26. С поступлением импульса Синхронизация серии с входа 13 блока 4 управления на синхронизирующий вход триггера 26 последний установится в единичное состояние. Потенциал логи 5 10 15 20 25 30 35 40 45 50 55 ческой 1 с его прямого выхода поступает на выход 6 блока 4 управления, с которого устанавливает режим Запись в блоке 5 памяти и, поступая на К-вход триггера 3, удерживает его в сброшенном состоянии. Кроме этого, потенциал с прямого плеча триггера 26 поступает на вход элемента И 19, на второй вход которого поступает задержанный на элементе 17 задержки синхронизирующий сигнал. С выхода элемента И 19 сигнал поступает на К-вход триггера 25 и сбрасывает его. Потенциал логической 1 с инверсного выхода триггера 3 поступает на вход 8 блока 4 управления, и согласно логической функции а сигнал с выхода 7 узла управления поступает на сбросовый вход счетчика 2, сбрасывая его в нулевое состояние.Потенциалы информационных выходов счетчика 2, поступая на адресные входы блока 5 памяти, устанавливают адрес памяти 00. При поступлении импульса Такт на вход 14 блока 4 управления на его выходах 9 и 11 согласно логическим функциям б и в вырабатываются импульсы. Импульс с выхода 11 блока 4 управления поступает на стробирующий вход блока 5 памяти и производит запись значения информационного входа 12 по адресу 00000. По заднему фронту импульса с выхода 9 блока 4 управления, который поступает на счетный вход счетчика 2, происходит модификация его на единицу. По приходу второго тактирующего импульса на вход 14 блока 4 управления произойдет запись значения входа 12 в блоке 5 памяти по адресу 0001. С приходом последующих импульсов происходит запись значения входа 12 в блок 5 памяти по нарастающим адресам. Эти циклы записи прекращаются по переполнении счетчика 2, с выхода переполнения которого потенциал логического 0 поступает на вход 1 О блока 4 управления и согласно логическим функциям б и в запрещает выработку импульсов на его выходах 9 и 11, С приходом следующего импульса синхронизации на вход 13 нулевое состояние триггера 25 перепишется в триггер 26. Потенциал логического 0 поступает на управляющий вход блока 5 памяти, устанавливает режим Чтение. Этот же синхронизирующий импульс согласно логической функции а сбросит счетчик 2 в нулевое состояние, С приходом тактового импульса на вход 14 блока 4 управления на выходе 11 согласно логической функции в вырабатывается импульс, который, поступая на стробирующий вход блока 5 памяти, вызовет считывание информации из ячейки памяти по нулевому адресу.Значение входа 12 устройства сравнивается с выходом блока 5 памяти на элементе 1 неравнозначности, с выхода которого результат сравнения поступает на Р-входФормула изобретения триггера 3. Наряду с этим, тактовый импульс на входе 14 блока 4 управления, согласно логической функции б вырабатывает импульс задержки на выходе 9, который поступает на счетный вход счетчика 2, модифицируя его на единицу, и синхронизирующий вход триггера 3, фиксируя результат сравнения значения выхода блока 5 памяти с значением входа 12 устройства.Если данные совпадают, то триггер 3 остается в нулевом состоянии и цикл чтения производится по следующим адресам, а если нет, то триггер 3 устанавливается в единичное состояние. Потенциал логического О с его выхода поступает на вход 8 блока 4 управления и запрещает согласно логическим функциям а, б и в выработку импульсов на выходах 7, 9 и 1 блока 4 управления.Таким образом прекращаются считывание информации из блока 5 памяти, сброс и модификация счетчика 2. Содержимое счетчика, уменьшенное на единицу, указывает на местоположение ошибки в серии импульсов, а значение выхода блока памяти указывает на характер искажения, т. е. если значение выхода блока 5 памяти равно единице, то произошла потеря импульса, а если нулю, то прошел ложный импульс. Из этого состояния устройство можно вывести нажатием кнопки 15 блока 4 управления. Произойдет запись серии в блок 5 памяти, а затем производится аналогичный контроль. 1. Устройство для контроля импульсных последовательностей, содержащее элемент неравнозначности, счетчик импульсов, отличаюи 1 ееся тем, что, с целью расширения функциональных возможностей путем фиксации характера и местоположения искажении, в него введены триггер, блок управления и блок памяти, управляющий вход которого объединен с К-входом триггера и подключен к первому выходу блока управления, второй выход которого соединен со сбросовым входом счетчика импульсов, информационные выходы которого соединены с адресными входами блока памяти, выход которого соединен с первым входом элемента неравнозначности, выход которого соединен с Р-входом триггера, выход которого 5 10 5 20 25 30 35 40 45 соединен с первым входом блока управления, третий выход которого соединен с сццхроццзирующим входом триггера и счстцым вхо дом счетчика импульсов, выход переполнения которого соединен с вторым входом блока управления, четвертый выход которого соединен со стробирующим входом блока памяти, информационный вход которого ооъединен с вторым входом элемента церавцозначности и является информационным входом устройства, а третий ц четвертый входы блока управления - управляющими входами устройства.2. Устройство по и. 1, от шчаюи(ееся тем, что блок управления содержит первый и второй триггеры, первый, второй, трегий, четвертый и пятый элементы И, элемент ИЛИ, первый и второй элементы задержки, формирователь импульсов и кнопку, соединенную с входом формирователя, выход которого соединен с 5-входом псрвого триггера, К-вход которого соединен с вы.,одом первого элемента И, первый вход которого соединен с выходом первого элемента задержки, вход которого соединен с третьим входом блока управления, с первым входом второго элемента И, синхронизируюгцим входом второго триггера, прямой выход которого соединен с вторым входом первого элемента И, с первым входом третьего элемента И и первым выходом блока управления, второй выход которого соединен с выходом второго элемента И, второй вход которого соединен с первыми входами четвеотого и пятого элементов И и с первым входом блока управления, второй вход которого соединен с вторым входом четвертого элемента И, третий вход которого соединен с выходом второго элемента задержки, вход которого соединен с вторым входом пятого элемента И и с четвертым входом блока управления, третий выход которого соединен с выходом четвертого элемента И и с вторым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, третий вход которого соединен с инверсным выходом второго триггера, Р-вход которого соединен с выходом первого триггера, при этом выход элемента ИЛИ соединен с четвертым выходом блока управления.М. Леоноес по деламшская натие, г. Уж СоставительТехред И. ВеТираж 928венного комитета СССР, Москва, Ж - 35, Раулиграфическое предпри Корректор И. ЭрдеииПодписноеизобретений и открытииб., д. 4/5город, ул. Проектная, 4