Устройство для определения порога демодуляции в приемниках с амплитудно-фазовой модуляцией

ОЮЗ СОВЕТСНИ ОЦИАЛИСТИЧЕСНРЕСПУБЛИК 4 Н 04 Ь 27/2 СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ а.Г(56) Авторское свидетельство СССРУ 1070704, кл. Н 04 Ь 27/22, 1982.(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОРОГА ДЕМОДУЛЯЦИИ В ПРИЕМНИКАХ С АМПЛИТУДНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ(57) Изобретение относится к радиотехнике. Цель изобретения - повыше ние точности определения порога демодуляцииУстр-во содержит блоксравнения (БС) 1 О, счетный блок 12,накопители 13 и 14, весовой сумматор (ВС) 15, блок 16 пересчета коэф.Введены блоки 1,8 и 9 памяти, БС 2,4 и 5, коммутаторы 3,6 и 7, блок 11исключения ложных решений, До начала поступления сигнала все блоки 1,8и 9 автоматически обнуляются. В слуа при налов оль зоват качестве поро модуляциитакже в ка ухуровневых сигстве среднегощих ярко выражотность распред нач енияиную сигналов,еления,имодальную ила ЯР ОПИСАНИЕ К АВТОРСКОМУ СВ,80139445 чае противоречивых решений накопле"ние не производится ни в одном накопителе, т.к. сигналы разрешения навыходе блока 11 отсутствуют, Сйгналыразрешения с выходов блока 11 поступают на входы блока 12, осуществляющего подсчет кол-ва единичных и нулевых сигналов, взятых каждый со своим весом. Сигналы с накопителей 13и 14 поступают на ВС 15, где суммируются каждый со своим весом. С ВС 15сигнал поступает на 1"й вход блока6, на 2-й вход к-рого приходит сигнал с выхода блока 12, Блок 16 выполняет Функции делителя. Сигнал порога на выходе блока 16 является выходным сигналом устр-ва и может ис 1394456Изобретение относится к радиотехнике и может быть использовано в одноканальных и многоканальных приемниках сигналов с амплитудно-фазовой5модуляцией для определения порога демодуляции сигнала по амплитуде, атакже в устройствах определения оценки среднего значения при выборке сигналов фиксированной длины, 10Цель изобретения - повышение точности определения порога демодуляции.На чертеже приведена структурнаясхема устройства,Устройство для определения порога 15демодуляции содержит первый блок 1памяти, второй блок 2 сравнения, первый коммутатор 3, третий 4 и четвертый 5 блоки сравнения, второй 6 итретий 7 коммутаторы, второй 8 и третий 9 блоки памяти, первый блок 10сравнения, блок 11 исключения ложныхрешений, счетный блок 12, первый 13и второй 14 накопители весовой сумматор 15 и блок 16 пересчета коэффициентов,Устройство работает следующимобразом.Сигналы г., представляющие собой1амплитуды сигнальных элементов при ЗОамплитудно-фазовой модуляции (АФМ)или проекции на ортогональные осиприемника при квадратурной модуляции(КАМ), поступают на вход первого блока 1 памяти, где они задерживаются на 35временной интервал д Т, равный длитель.ности одного элемента входного сигнала.Второй блок 2 сравнения сравнивает по величине, входной сигнал г и 40задержанныи на время Лсигнал г; .При этом на его выходе формируютсяуровни логической "1", если г 7, ги логического "0", если г; ( г ., которые управляют работой коммутатора3. При появлении на третьем управляющем входе коммутатора 3 уровня логической "1" на его первый выход поступает сигнал г , а на второй - сигнал г;и наоборот, при появлениина управляющем входе коммутатора 3уровня логического "0" на его первыйи второй выходы проходят соответственно сигналы г;, и г;, Таким образом, на первом выходе коммутатора3 всегда появляется больший по вели"чине сигнал,До начала поступления первого сиг.нала все три блока 1, Я и 9 памяти автоматически обнуляются, подготавливая все устройство к обработке входных сигналов, Сигнал с первого выхода коммутатора 3 поступает на первый вход третьего блока 4 сравне. ния, на второй вход которого приходит сигнал с выхода блока 8 памятиЕсли сигнал на первом входе третьего блока 4 сравнения превышает сигнал на его втором входе, то на выходе этого блока образуется управляющий сигнал, по которому коммутатор 6 пропускает сигнал с первого выхода коммутатора 3 на вход блока 8 памяти. Если же большим по величине оказывается сигнал на втором входе третьего блока 4 сравнения, то коммутатор 6 пропускает на вход блока 8 памяти сигнал с выхода блока 8 памяти, В этом случае сигнал на входе блока 8 памяти не изменяется,Таким образом, из двух сигналов г. (входного) и г (хранимого в па 1-1мяти) блок 8 памяти на очередном такте работы устройства всегда сохраняет больший сигнал, В результате перебора всех входных сигналов (после поступления г) навыходе блока 8 памяти появляется максимальный сигнал из всех пришедших на вход устройства.Аналогичным образом работает вторая группа блоков, содержащая четвертый блок 5 сравнения, коммутатор и блок 9 памяти. Отличие состоит в том, что коммутатор 1 управляется таким образом, что на вход блока 9 памяти всегда поступает меньший из двух сигналов, пришедших на входы четвертого блока 5 сравнения. На И-м такте работы устройства на выходе блока 9 памяти появляется минимальныйиз всех входных сигналов.После И-го такта работы на первом входе первого блока 10 сравнения устанавливается значение максимальногосигнала г щ, а на втором входе - минимального сигнала гмн. Начиная с этого момента состояние блоков 8 и 9 памяти остается неизменным. Третий вход первого блока 10 сравнения соединен с входом устройс гва, На этот вход после И-го такта снова начинает поступать та же (или следующая) последовательность сигналов г;которая приходила во время первых М тактов,Первый блок 10 сравнения производит сравнение сигналов гнсоответственно с сигналами г г ит Г; г,.ГДЕ г И Х,. - ВЕСОВЫЕ КО 2эффициеиты, Если выполняется нера- венство Мс 1 КС"1 (1) то на первом выходе первого блока 10 сравнения появляется сигнал логической "1", в противном случае - логического "011. На втором выходе первого блока 10 сравнения сигнал логической "1" появляется при выполнении неравенстваНт15Выполнение неравенства (1) свидетельствует о соответствии г; нулевому информационному сигналу г;"О",а выполнение неравенства (2) - единичному информационному сигналу1 1 111При одновременном выполнении неравенств (1) и (2) возникают противоречивые решения, выявление которых 25осуществляет блок 11 исключения ложных решений.Блок 11 представляет собой логическую схему, на первом выходе которойпоявляется разрешающий сигнал (логическая "1") при выполнении неравенства (2) и неравенства, обратного (1)На втором выходе блока 11 сигнал логической "1" появляется при выполнении неравенства (1) и неравенства,обратного (2), Во всех остальных случаях на выходах блока 11 появляютсясигналы логических "О",Таким образом, при решении г.-1разрешающий сигнал на первом выходеблока 11 исключения ложных решенийпропускает входной сигнал г, на входпервого накопителя 13, осуществляющего накопление сигналов с большими,информационными уровнями.45При решении г,."О" разрешающийсигнал на втором выходе блока 11 пропускает сигнал г на вход второго накопителя 14, в котором происходит накопление сигналов с меньшими уровнями.В случае противоречивых решенийнакопление не производится ни в одном накопителе, так как сигналы разрешения на выходе блока 11 отсутствуют,Одновременно с этим сигналы разрешения с выходов блока 11 исключенияложных решений поступают на входысчетного блока 2, осуществляющегоподсчет количества единичных и нулевых сигналов, взятых каждый со своимвесом, Сигнал на выходе счетногоблока 12 после прохождения последнеговходного элемента гравен(3) ш 0 Ро+ щ 1 Р 1 где ш 0 и ш, - соответственно количество нулевых и единичных сигналов;р и- постоянные весовыекоэффициенты, начримерпри приеме сигналов сотношением разрешенных уровней, равным 4коэффициенты принима"ют значения р = 1рСигналы с выходов накопителей 13 и 14 поступают на весовой сумматор 15, где суммируются каждый со своим весомПосле обработки последнего элемента г, на выходе весового сумматора 15 образуется сигнал вида11 о 1 Ъс г;+ г) г (4) 0 фо111 йСигнал порога на выходе блока 16 пересчета коэффициентов является выходным сигналом устройства и может использоваться в качестве порога нри демодуляции двухуровневых сигналов (АФМ, КАМ), а также в качестве среднего значения (математического ожидания) сигналов, имеющих ярко выраженгде г и г - соответственно сигна"лы, относительно которых приняты нулевыеи единичные решения;и О - весовые коэффициенты,принимающие значения,= 3/г; (,= 3/гФ,С выхода весового сумматора 15суммарный сигнал поступает на первыйвход блока 16 пересчета коэффициенна второи вход которого приходит сигнал с выхода. счетного блока12. Блок 16 пересчета коэффициентоввыполняет функции делителя, сигнална выходе которого пропорционаленсигналу на первом входе и обратнопропорционален сигналу на втором входе;1394456 Составитель Д. КуприйчукРедактор И. Дербак Техред Л.Сердюкова Корректор И.Николайчук Заказ 2240/57 Тираж 660 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ную бимодальную плотность распределения.В результате исключения ложных решений на этапе предварительного раз 5 деления сигналов дроизводится отбраковка сигналов, подверженных действию больших помех, в результате чего повышается точность определения порога демодуляции сигналов илн оценки 10 среднего значения последовательности случайных величин,Формула изобретенияУстройство для определения порога демодуляции в приемниках с амплитудно-Фазовой модуляцией, содержащее первый блок сравнения, первый вход которого соединен с первыми входами первого и второго накопителей, вторые 20 входы и выходы которых соединены соответственно с входами счетного блока и с входами весового сумматора, выход которого подключен к первому входу блока пересчета коэффициентов, 25 второй вход которого соединен с выходом счетного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения точности определения порога демодуляции, введены три блока памяти, второй, третий и четвертый блоки сравкения, три коммутатора и блок исключения ложных решений, входы и выходы которого соединены соответственно с выходами первого блока сравнения и свходами счетного блока, причем входпервого блока памяти соединен с первым входом первого коммутатора, квторому входу которого подключен выход первого блока памяти, с первымвходом первого блока сравнения и спервым входом второго блока сравнения, второй вход и выход которогосоединены соответственно с выходомпервого блока памяти и с третьим входом первого коммутатора, выходы которого подключены к первому входувторого коммутатора, выход которогочерез второй блок памяти соединен свторым входом первого блока сравнения, к первому входу третьего блока сравнения, выход которого соединенс вторым входом второго коммутатора,к первому входу третьего коммутатора,выход которого через третий блок памяти соединен с третьим входом первого блока сравнения, и к первомувходу четвертого блока сравнения, выход которого соединен с вторым входом третьего коммутатора, третий входкоторого соединен с вторым входомчетвертого блока сравнения и с вторым входом .первого блока сравнения,первый вход которого соединен с вто рым входом третьего блока сравненияи с третьим входом второго коммутатора.