Дельта-декодер

(51)4 Н 03 М 3 02 ИСАНИЕ ИЗОБРЕТЕНИЯ У СВИДЕТЕЛЬСТВ К АВТОР использование в системах передачи информации с дельта-модуляцией позволяет,повысить точность декодированияза счет расширения динамического диапазона. Дельта-декодер содержит регистр 1 сдвига, цифровой детектор 2,амплитудно-импульсный модулятор 3,интегратор 4, фильтр 5 нижних частот,компандер 6 и слоговый фильтр 7. Благодаря введению регистра 8 сдвига,блока 9 коррекции и управляемого усилителя 10 обеспечиваются минимальные вал,64,фиг.5.с.65,.83 искажения, что позволяет повысить ка чество передаваемого речевого сигнала. 1 з.п.ф-лы, 3 ил. к автомаке. Ег 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ДЕЛЬТА-ДЕКОДЕР (57) Изобретение относит тике и вычислительной тех 430 Изобретение относится к автомати.ке и вычислительной технике и можетбыть использовано в системах передачи информации с применением дельта 5модуляции.Цель изобретения - повышение точности декодирования за счет расширения динамического диапазона.На фиг.1 изображена функциональная схема дельта-декодера; на фиг.2 схема блока коррекции для случая К=3; на фиг.З - временные диаграммы,поясняющие работу дельта"декодера.Дельта-декодер содержит первый 15регистр 1 сдвига, цифровой детектор 2, амплитудно-импульсный модулятор 3, интегратор 4, фильтр 5 нижнихчастот, компандер 6, слоговый фильтр 1,второй регистр 8 сдвига, блок, 9 кор Орекции и управляемый усилитель 10.На фиг.1 изображены информационный 11и тактовый 12 входы, а также выход 13.Первый регистр 1 сдвига имеет иразрядов, оптимальной величиной является п 4, Второй регистр 8 сдвигаимеет Кразрядов, оптимальной величиной является К.= 3,Цифровой детектор 2 задан функцией видаФ у 1) х л х лхзЛх /11 У л хрл х 4/фгде х, х - входы цифрового детектора 2;у - выход цифрового детектора 2.Компандер 6 представляет собой 35(фиг.2)на К ключах 14 (например,транзисторных) и К резисторах 15.Дельта-декодер работает следующим образом.Входной дельта-модулированный (ДМ)сигнал (фиг.За ) поступает с входа 11дельта-декодера на регистр 1, тактируемый с входа 12 (фиг. Зб), С выхода цифрового детектора 2, реагирующего на и разряд одинаковых символовДМ-сигнала, на вход регистра 8 поступает импульс( фиг.Зв), На выходахрегистра 8 формируются сигналы(фиг.Зг,д). Одновременно на вход амплитудно-импульсного модулятора 3 по"ступает сдвинутый сигнал с выходаК-го разряда регистра 1 (фиг.Зе), 55Сигнал на выходе блока 9 коррекциизависит от того, на скольких его входах (и на каких именно ) присутствуютсигналы. Кроме того, сигнал с выхода регистра 8 через слоговый фильтр 7 поступает на вход усилителя 1 О. При этом на выходе управляемого усилителя О сигнал меняется по величине (фиг,Зж) и через компандер 6 поступает на управляющий вход модулятора 3. Следовательно, задержка выходного сиг. нала с регистра 1 необходима для компенсации задержки в регистре 8.С модулятора 3 сигнал интегрируется (фиг. Зз ), и аппроксимирующее напряжение уф(1,) через фильтр 5 поступает на выход 13.Таким образом, предлагаемый дельта-декодер обеспечивает минимальные искажения эа счет коррекции напряжения на выходе компандера 6, а следовательно, аппроксимирующего напряжения на выходе интегратора 4. В результате увеличивается отношение сигнал/шум при передаче аналоговых сигналов и расширяется динамический диапазон дельта-декодера, что позволяет повысить или качество передачи сигналов, или уменьшить скорость передачи при сохранении качества речи.Формула изобретения1, Дельта-декодер, содержащий первый регистр сдвига, информационный и тактовый входы которого являются одноименными входами дельта-декодера, выходы первого - и-го разрядов первого регистра сдвига (и ), 4 подключены к одноименным входам цифрового детектора, слоговый фильтр, компандер, выход которого соединен с управляющим входом амплитудно-импульсного модулятора, выход которого через интегратор соединен с входом фильтра нижних частот, выход которого является выходом дельта-декодера, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности декодирования эа счет расширения динамического диапазона, в дельта-декодер введены управляемый усилитель, блок коррекции и второй регистр сдвига, тактовый вход которого подключен к тактовому входу дельта-декодера, выход цифрового детектора подключен к первому входу блока коррекции и информационному входР второго регистра сдвига, выходы первого -(К)-го разрядов которого (1(К ( п) соединены соответственно с вторым - (К)-м входами блока коррекции, выход которого подклкчен к управляющему входу управляемого усилителя, выход (Е)-го разряда второго регистра сдвига соединен непосредственно с К-м входом блока кор 5 рекции и через слоговый фильтр - с информационным входом управляемого усилителя, выход которого соединен с входом компандера, информационный вход амплитудно-импульсного модулятора прдключен к выходу Ы-го разряда первого регистра сдвига,2Лельта-декодер по и.1, о т л ич а ю ш и й с я тем, что блок коррекции выполнен на Е резисторах, шине нулевого потенциала и 1 ключах, информационные входы которых подключены к шине нулевого потенциала, управляющие Входы первого - М-го ключей являются соответственно первым - Е-м входами блока, выходы первого - Х-го ключей через одноименные резисторы подключены к выходу блока.3392619 ставитель О.Ревиискийхред М.Дидык Корректор С.Шекма тор Е.Копча аказ 1889 оиэводственно-полиграфическое предприятие, г. Уагород, ул тная Тирад 928 ВНИИПИ Государственного по делам изобретений 035, Москва, Ж, Раушуфс( хф Ю Подписноекомитета СССРоткрытийкая наб д, 4/5