Магистральный формирователь импульсов

(ав тент У 102670, 1983.итании 1982. ФОРМИРОВАТЕЛЬ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Институт проблем управлениятоматики и телемеханики)(57) Изобретение относится к электронно-вычислительной технике и мо-.жет быть использовано в качестве выходного буферного устройства в больших интегральных схемах при работевыхода на общую шину, нагрузкой длякоторой являются, например, МДП-схемы. Изобретение повьппает надежностьустройства в режиме динамическогофункционирования, а также при наличии неисправности выходной шины. Это 04 Н ОЗ К 5 01 19/003 обеспечивается путем перевода выход ных транзисторов магистрального эле мента в момент прихода входного импульса в закрытое состояние на время, равное времени задержки установления этого состояния, и введения блокировки переключения магистрального элемента при константной неисправности выходной шины с задержкой, равной времени срабатывания магистрального элемента. Устройство содержит магистральный элемент 1, элементы 2 и 3 .задержки, элементы 4 и 5 сравнения, элементы ИЛИ-НЕ 6 и 7, входную 8 и выходную 9 шины, Каждый нз элементов 2 и 3 задержки выполнен в виде цепоч- а ки.последовательно соединенных инвер-торов 10. На чертеже также показаны дополнительный выход 11 элемента 2, клеммы 12 и 13 магистрального эле- С мента 1, который выполнен на МДП- транзисторах 14 и 15 одного типа про- Е водимости, выход 16 элемента 1, шина питания 17, общая шина 18, 2 з.п. ф-лы, 1 ил,Устройство относится к электронно-вычислительной технике и может быть использовано в качестве выходного буферного устройства в больших интегральных схемах при работе вы 5 хода на общую шину, нагрузкой для которой являются, например, МДП-схемы.Целью изобретения является повышение надежности устройства в режиме динамического функционирования, а также при наличии константной неисправности выходной шины путем перевода выходных транзисторов магистрального элемента в момент прихода входного,15 импульса в закрытое состояние на время, равное времени задержки установления этого состояния, и введения блокировки переключения магистрального элемента при константной не исправности выходной шины с задержкой, равной времени срабатывания магистрального элемента,На. чертеже приведена принципиальная схема формирователя импульсов при использовании МДП-транзисторов и-типа в магистральном элементе и устройства сравнения, реализующего функцию неравнозначности (ИСКЛЮЧАЮЩЕЕ ИЛИ).30 Устройство содержит магистральныйэлемент 1, первый 2 и второй 3 элементы задержки, первый 4 и второй 5элементы сравнения, первый 6 и второй 7 элементы ИЛИ-НЕ, входную 8 ивыходную 9 шины, Каждый из элементов,2 и 3 задержки выполнен в виде цепочки последовательно соединенных инверторов 10, первый из которых являьется входом, а последний - выходомэлемента задержки,Первый вход первого элемента 4сравнения подключен к выходной шине9 устройства, которая соединена с выходом магистрального элемента 1,Первый вход второго элемента 5сравнения соединен с входной шиной8 устройства и входом первого элемента 2 задержки, а второй вход, - спервым входом первого элемента - 50ИЛИ-НЕ 6, с входом второго 3 и выходом первого 2 элементов задержки,а выход элемента 5 сравнения - свходами первого 6 и второго 7 элементов ИЛИ-НЕ, Второй вход первого элемента 4 сравнения подключен к выходувторого элемента 3 задержки, а еговыход - к третьим входам элементов ИЛИ-НЕ 6 и 7Третий вход второгоэлемента ИЛИ-НЕ 7 подключен к дополнительному выходу 11 первого элемента 2 задержки, который является входом последнего инвертора цепочки инверторов, составляющих элемент 2 задержки.Выходы первого 6 и. второго 7 элементов ИЛИ-НЕ подключены соответственно к входным клеммам 12 и 13магистрального элемента 1.Магистральный элемент 1 выполненв виде последовательно соединенныхМДП-транзисторов 14 и 15 одного типа проводимости, общая точка которых является выходом 16 магистрального элемента. Затворы транзисторовподключены к входным клеммам 12 и 13магистрального элемента 1, а свободные токовые электроды - соответственно к шине 17 питания и общей шине 18;Устройство функционирует следующим образом,В исходном состоянии логическиеуровни на входной 8 и выходной 9шинах, а также на выходах первого 2и второго 3 элементов задержки одинаковые и соответствуют, например,логическому О, Поскольку на входахэлементов 4 и 5 сравнения действуютодинаковые уровни, их выходы имеютнулевые значения. На выходе первогоэлемента ИЛИ-НЕ 6 действует единичный уровень, и первый МДП-транзистор14 магистрального элемента 1 открыт,а на выходе второго элемента ИЛИ-НЕ 7действует при этом нулевой уровень,поскольку на один из входов этогоэлемента подан единичный уровень с,чдополнительного выхода 11 элемента 2задержки,Когда на входную шину 8 устройства поступает единичный импульс,второе устройство 5 сравнения переключается и на его выходе появляетсяуровень логической 1, который действует в интервале, равном временизадержки элемента 2 задержки, На выходах первого 6 и второго 7 элемен"тов ИЛИ-НЕ устанавливаются нулевыеуровни сигналов, МДП-транзисторы 15и 14 магистрального элемента 1 переходят в закрытое состояние, Магистральный элемент 1 переходит при этомв третье состояние, когда его выход 16 отключен от входной частиустройства, Процесс перехода в третьесостояние происходит без какого-ли45 бо потребления мощности в магистраль,ном элементе 1, К концу первого этапа переключения, соответствующеговремени задержки элемента 2 задержки, на выходе второго элемента 5сравнения вновь устанавливается сигнал логического О, а на первом входе первого элемента ИЛИ-НЕ 6 итретьем входе второго элемента ИЛИНЕ 7 устанавливаются новые значениясигналов "соответственно логическая 1 и логический О.Задержка первого элемента 2 за- ,держки устанавливается примерно равной времени перезаряда емкостизатворов МДП-транзисторов 14 и 15.Во время второго этапа переключения второй элемент ИЛИ-НЕ 7 переходит в едйничное состояние, второйМДП-транзистор 15 магистральногоэлемента 1 открывается и выходнаяшина 9 устройства от шины источника17 питания заряжается до уровня логической 1, Первый МДП-транзистор 14магистрального элемента 1 при этомостается закрытым, Зто исключаетсквозное протекание тока между шинами 17 и 18 в переходном процессеЗадержка второго элемента 3 задержки устанавливается несколько30большей, чем время изменения состояния выходной шины 9 при наибольшейнагрузке, В этом случае на выходепервого элемента 4 сравнения действует сигнал логического О до полного завершения процесса переключениявыходной шины 9. Если процесс переключения на выходной шине 9 завершится ранее, чем на выходе второгоэлемента 3 задержки установятся новые (единичные) значения уровня,то второй элемент ИЛИ-НЕ 7 временноможет изменить свое состояние, переводя второй МДП-транзистор 15 в закрытое состояние, Однако это ужене может повлиять на работу устройства, так как процесс на выходнойшине 9 завершен (емкость затворовМДП-схем, являющихся нагрузкой,заряжена до требуемого уровня),. 50В случае, когда на выходной шине9 устройства действует константнаянеисправность (в данном случае закоротка на. нулевую шину 18), то поистечении времени, равном задержке 55второго элемента 3 задержки, на выходе первого элемента 4 сравненияустановится сигнал логической 1,который переключит второй элемент ИЛИ-НЕ 7 в нулевое состояние и тем самым переведет магистральный элемент 1 в третье состояние, когда оба его МДП-транзистора закрыты, При этом устраняется возможность протекания больших токов короткого замыкания через один из транзисторов магистрального элемента 1 в течение длительного промежутка времени, превышающего задержку элемента задержки,формула и з обретения1. Магистральный формирователь импульсов, содержащий магистральный элемент и первый элемент сравнения, первый вход которого соединен с выходной шиной формирователя импульсов, подключенной к выходу магистрального элемента, о т л и ч а ющ и й с я тем, что, с целью повышения надежности в режиме динамического функционирования, а также при наличии константной неисправности выходной шины, в него дополнительно введены два элемента задержки, выполненные в виде цепочки из четного числа последовательно соединенных инверторов, два элемента ИЛИ-НЕ и второй элемент сравнения, первый вход которого соединен с входной шиной формирователя импульсов и входом первого элемента задержки, второй вход - с первым входом первого элемента ИЛИ-НЕ, с входом второго и выходом первого элементов задержки, а выход в с вторым входом первого и первым входом второго элементов ИЛИ-НЕ, второй вход первого элемента сравнения подключен к выходу второго элемента задержки, выход первого элемента сравнения подключен к третьему входу первого и второму входу второго элементов ИЛИ-НЕ, третий вход второго элемента ИЛИ-НЕ подключен к дополнительному выходу первого элемента задержки, являющемуся выходом предпоследнего инвертора цепочки инверторов, выходы первого и второго элементов ИЛИ-НЕ подключены соответственно к первой и второй входным клеммам магистрального элемента.2. формирователь по и. 1, о т л и ч а ю щ и й с я тем, что ма1385271 МДП-транзисторов соединены соответственно с шиной питания и нулевойшиной,Составитель А.Очеретяный Техред И.Ходанич Корректор Л. Пилипенко Редактор Е.Копча Заказ 142.1/53 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 гистральный элемент выполнен в видепоследовательно соединенных ИДП-транзисторов одного типа проводимости,общая точка которых является выходом магистрального элемента, затворы.подключены к первой и второйвходным клеммам магистрального элемента, а свободные токовые выводы 53. Формирователь по п. 1, о т -л и ч а ю щ и й с я тем, что элемент сравнения выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.