Устройство для управления многофазным импульсным регулятором

,д г. тлс.,Р ПИСАНИЕ ИЭОБРЕТЕНИ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Челябинский политехнический институт им. Ленинского комсомола (72) В.Р.Дерягин и В,А.Манахов (53) 621.373.5(088,8)(56) Ирченко А.И. и др. Многофазный импульсный стабилизатор постоянного напряжения, - В сб,: Электронная техника вып, 1 О, М., 1978, с,109.Авторское свидетельство СССР В 957411, кл. Н 02 Р 13/18, 1982. (54) УСТРОЙСТВО ЛЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ ИМПУЛЪСНЬ 1 М РЕГУЛЯТОРОМ (57) Изобретение относится к электротехнике и может быть использовано в статических преобразователях. Цельизобретения - повинение надежности.Устройство содержит генератор 5 тактовых импульсов, подключенный черезсчетчик 6 к дениАратору 7, распределитель 8 тактовых импульсов и блок 14логики. Датчики 30-33 работоспособности подключены к преобразовательным ячейкам 1-4. формирователи 3538 дюрмирувт сигналы управления преобразовательными ячейками. При отказеячейки 2 из работы исклвчается юрмирователь сигналоь управления этойячейки. После сбоя распределителя 8тактовых импульсов происходитвосстановление алгоритма работы.1 ил.20 Изобретение относится к электротехнике, а именно к устройствам для управления преобразователями напряжения.1 ель изобретения - повьпяение надежцости устройства.На чертеже приведена структурная схема устройства для управления многофазным импульсным регулятором. 10Устройство для управления регулятором, состоящим из четырех преобразовательных ячеек 1-4, содержит генератор 5 тактовых импульсов, счетчик 6, дещифратор 7 на нулевое состоя нне счетчика распределитель 8 тактоРвьж импульсов с четырьмя выходами, содержащий триггеры 9-12 и блок 13 логики, содержащий четыре ячейки 4-17 переключения. Каждая ячейка перекличения содержит элемент ИЛИ-НЕ 18 (19-21)два элемента И-НЕ: первый 22 (23-25) и второй 26 (27-29)Устройство вкличает также четыре датчика 30-33 работоспособности, из мерительный орган 34, четыре формирователя 35-38 сигналов управления преобразовательными ячейками, а также три элемента ИЛИ-НЕ: первый 39, второй 40 и третий 41, образующие логи ческуи ячейку 42.Работа устройства рассматривается в режиме нормальной работы с исправцымн преобразовательными ячейками, в режиме работы при отказе одной нли 35 нескольких ячеек, при сбое распределителяВ нормальном режиме работы устройство работает следующим образом.В исходном состоянии при исправных 40 ячейках выходное напряжение датчиков работоспособности всех ячеек имеет уровень логического "0", который сохраняется в течение всего времени исправной работы ячейки. При логичес ком "0" на входе первого элемента И-НЕ 22 (23-25) на выходе этого элемента устанавливается "1", на все время исправной работы независимо от сигнала на втором входе элемента с выхода первого элемента И-НЕ подается "1" на вход второго элемента И-НЕ 26 (27-29), следовательно, этот элемент при исправных ячейках работает как инвертор импульса, подаваемого на второй вход с инверсного выхода Р- триггера. На первый вход элемента ИЛИ-НЕ 18 ( 19-21), вьжод которого подключен к тактовому входу Р-тригге 1 11р а , также и о да е т с я 0 , и о ц работает к а к иц в е р т о р тактового импульса , и р и- ходящего с г е ц е р а то ра 5 , Н а выходах второго элемец т а И-НЕ 2 9 и 1)- т ри г гер а 1 2 си г цалы соо т в е т с т в унт " 0" , 3 т и сигналы подаит ся н а входы элемента ИЛИ- НЕ 4 0 и на е го выходе Формируется " 1 " , которая подается н а один из в ходов элемента И 3 1 И-НЕ 3 9 и блокирует пр охожде ни е инвертированного элементом ИЛИ-НЕ 4 1 тактового сигнала н а установку Б- триг ге ро в распределителя и . счетчика в "0 " .При появлении " 1 " на вводе дешифратор а 7 он а записывается задним Фрон т ом очередного тактового импульса в Р- три г г ер первой ячейки и подается н а Формирователь 3 5 сигнала управления , на инверсном выходе триггера появляется "0 " , ко то рый , действуя через элемент И-НЕ , устанавливает ц 1 " н а записыв авщем входе Р-триг г ера 1 О следующей ячейки . По следуищий т ак товый импульс передним Фронтом изменяет состояние счетчика и на выходе денифр ато ра 7 устанавливается "О " до окончания цикла работы . Задним фронтом этого импульса в триггер 9 первой ячейки записывается " 0 " , в триггер второй ячейки " 1 " , которая по ступ ает на Формирователь сигнала управления . На инверсном выходе этого триггера ус т анавлив ает с я "0 " , который через элемент И-НЕ 2 7 Формирует " 1 " на з аписыв анщем входе В-триг ге ра 1 1 . Очередной тактовый импульс з аписыв ает " 1 " в триггер 1 1 и " 0 " в триггер 1 О .Следующий тактовый импульс з аписы- в ает " 0" в триггер 1 1, в триггер 1 2 " 1 " , которая поступает на Формиров атель 3 8 сигнала управления , " 1 " с выхода триггера 1 2 и " 1 " с выхода элемента "И-НЕ " 2 9 по ступавт на входы элемента ИЛИ-НЕ 40 , ко то рый формирует "0 " на входе элемента ИЛИ-НЕ 39 . Очередной инвертированный элементом ИЛИ-НЕ 4 1 так товый импульс генератора поступает н а второй вход элемента ИЛИ-НЕ 3 9 и Формирует на е го выходе " 1 " , которая устанавливает в состояние 1 О" все 0-т риг г еры и счетчик , на выходе которого устанавливается нулевая комбинация и появляется " 1 " на выходе денифр а т о ра . Задним Фронтом этого же тактового имп уль са з ап и сыв ае т ся " 1 " в Л-триг г е р 9 первой ячейки . 1 ри записи " 0 " в 0- трнг г е р 1 2на вьмод элемента И 1 И-НЕ 39 вновьустанавливается, блокирующаяустановку 1-триггеров в нулевое состояниеВ реиме отказа одной из преобразовательных ячеек, например ячейки 2, датчик 31 работоспособности формирует сигнал 1 , который, поступаяна вход элемента И 1 И-НЕ 19, формиру 10 ет сигнал 110" на тактовом входе триггера 10 на все время работы и, поступая на вход элемента ИЛИ 23, разрешает прохождение "1" с выхода элемента И-НЕ 26 на записывающий вход 1)-триггера 11 через элементы И-НЕ 23 и 27. 15 Очередной тактовый импульс задним фронтом установит триггер 9 первойячейки в состояние 1 , на инверсном помехи, устройство работает следующим образом. Следующий тактовый импульсзадним фронтом записывает "1" в 45 Р-триггер ячейки, на управляющем вхо. де которой действуют сигналы "1 и10", в Э-триггере ячейки на управляющем входе которых присутствует сигнал "О", Под действием тактовых импульсов сигналы "1" сдвигаются в направлении последней ячейки и кактолько первая из "1" появится на выходе последней ячейки следующий тактовый импульс передним фронтом уста 50 55 новит счетчик и все Л-триггеры в О11 1111 11и задним фронтом запишет 1 в Птриггер первой ячейки . Таким образом выходе установится О , который сформирует "1" на выходе 26. Последующий тактовый импульс задним фронтом запишет "1" в )-триггер 11 и не изменит состояния 11-триггера 10. Таким образом, при отказе ячейки 2 из алгоритма работы исключается формирователь импульсов управления второй ячейки и сохраняется симметрия многофаэных выходных сигналов схемы, Установка схемы в исходное состояние в данном случае произойдет на один такт раньше, чем при исправных ячейках.При отказе других ячеек исключение их из алгоритма работы происходит35 аналогично. Работоспособность стабилизатора обеспечивается при отказе всех, эа исключением одной, преобразовательных ячеек.При сбое распределителя, например 40 при записи дополнительной в одну из преобразовательньм ячеек под воздействием электромагнитного импульса будут исключены все "1" из распределителя 1 кроме одной, в первой ячйк.При попадании "1 перезапись из ячейки в ячейку распределит:я прекращается, но счетчик продолжа 1.т счет. При заполнении счетчика он сбрасывается в нулевое состояни, на11 11 ных о д е д е шифр а т о р а появляется 1 которая з апи сив а е т с я задним фр о н том этого же тактового импульса в первый Б- т риг ге р распределителя .Таким о б р а эом происходит во с с тано влек ие алгоритма ра бо ты и рео б р а зов а т еля после сбо я распределителя под действием эле к тром а гнитно й помехи .Предлагаемое устройство по с р а в нению с известными позволяет повысить надежность в рабо те и исключить влияние электромагнитных помех и отказов н а качество влмодной электроэнергии источника и обеспечить рабо то спо со бность с табилиэ ато ра и ри отказе всех , кроме одной , преобразовательных ячеек .Формула изобретенияУстройство для управления многофазным импульсным регулятором, состоящим из и параллельно соединенных преобразовательных ячеек, содержащее формирователи управляющих широтно- модулированных сигналов по числу преобразовательных ячеек, выход каждого из которых подключен к клемме для подключения к управляющему входу соответствующей преобразовательной ячейки, датчики работоспособности преобразовательных ячеек, вход каждого из которик подключен к клемме для подключения влмода соответствующей преобразовательной ячейки, измерительный элемент сигнала рассогласования, своим входом подключенный к клемме для подключения выходов всех преобразовательных ячеек, распределитель импульсов, состоящий из п Р-триггеров, прямой виход каждого из которых подключен к первому входу соответствующего формирователя управляющих широтно-модулированных сигналов, вторие входы которых подклн 1 чены к выходу измерительного элемента сигнала рассогласования, генератор тактовых импульсов, связанный с распределителем импульсов, и блок логики, выполненный на основе и ячеек переключения, о т л и ч а ю щ е е с я тем, что, с целью повышения надежносЗаказ 991/57 Тираж 665 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 ти, в него введены нкличенные между выходом генератора тактовых импульсов и входом записи 13-триггера распределителя импульсов последовательно со 5 еднненные счетчик и дешифратор на нулевое состояние счетчика, логическая ячейка, подключенная своим входом к выходу генератора тактовых импульсов, а своим выходом - к входам устаковки в "О" всех Л-триггеров распределителя и счетчика, прн этом разрядность п счетчика берется из условия Щ2 ) и, причем каждая ячейка перекличения блока логики содержит два элемента И-НЕ и один элемент ИЛИ-НЕ, выход каждого датчика работоспособности соединен с первыми входами первого элемента И-НЕ и элемента ИЛИ-НЕ соответствующей ячейки переклвчения рО блока логики, вторые входы элементов ИЛИ-НЕ всех ячеек подключены к выходу генератора тактовых импульсов, вход записи каждого Л-триггера распределителя и.пульсов соединен с вторым 25 входом первого элемента И-НЕ соответствуищей ячейки переключения блокалогики, вход записи каждого 1)-триггера, кроме первого, соединен с выходомвторого элемента И-НЕ предыдущейячейки перекличения блока логики,инверсный выход Л-триггера соединенс входом второго элемента И-НЕ соответствующей ячейки перекличения блокалогики, первый вход второго элементаИ-НЕ соединен с выходом первого элемента И-НЕ в каждой ячейке переключения блока логики, при этом логическаяячейка содержит три элемента ИЛИ-НЕ,выход первого элемента ИЛИ-НЕ является выходом ячейки, первый вход первого элемента ИЛИ-НЕ соединен с выходомвторого элемента ИЛИ-НЕ, входы которого подклнчены к прямому выходу последнего триггера распределителя ивыходу второго элемента И-НЕ последней ячейки переключения блока логики, второй вход первого элементаИЛИ-НЕ соединен с выходом третьегоэлемента ИЛИ-НЕ, оба входа которогоявляится входом логической ячейки,