Цифровой синтезатор частоты

)4 Н 03 В 21/02 ПИСАНИЕ РЕТЕНИЯ ную чипутем разитных содержит ь 1, г-р 3-п час - 5-п,3 агнетов,ков нспе ек- ойающие ус Ф) . М.: зд мма фаз расевергера,табл. во СССР/02,ЧАСТО с ГОСУДАРСТ 8 ЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится ктехнике и повышает спектральстоту синтезируемых сигналовуменьшения макс. мощности пафазовых флюктуаций. Устр-воцифроаналоговый фазовращател2 импульсов, делители 3-1тоты, шифратор 4, эл-ты И 5 эл-т ИЛИ 6, накопительный су7, Фазовращатель 1 содержитширитель, коммутатор, два ЦАПсивный счетчик, два счетныхдешифратор, суммирующий у-ль1365345 Х/2 ,40 45 50 55 Изобретение относится к радиотехнике и может быть использовано в радиосистемах передачи информации дляформирования сигналов с дискретноизменяемой частотой.Целью изобретения является повышение спектральной чистоты синтезируемых сигналов путем уменьшения максимальной мощности паразитных фазовых флюктуаций.На фиг. 1 представлена электрическая структурная схема цифровогосинтезатора частоты; на фиг. 2 пример выполнения цифроаналоговогофазовращателя,Цифровой синтезатор частоты содержит цифроаналоговый фазовращатель(ЦАФ) 1, генератор 2 импульсов, делители 3-1, 3-23-п частоты, шифратор 4, элементы И 5-1, 5-25-п,элемент ИЛИ 6, накопительный сумматор (НС) 7. При этом фазовращатель 1содержит фазорасширитель 8, коммутатор 9, первый цифроаналоговый преобразователь (ЦАП) 10, второй ЦАП 11,реверсивный счетчик 12, первый счет-.ный триггер 13, второй счетный триггер 14, дешифратор 15, суммирующийусилитель 16,Цифровой синтезатор частоты работает следующим образом.С помощью последовательно соединенных и делителей частоты 3,3формируются импульсные последовательности с частотами где 3. = 1п - порядковый номерделителя частоты 3-1, 3-23-п;Г - тактовая частотагенератора 2.Сформированные импульсные последовательности подаются на входы соответствующих элементов И 5-15-п, 5-(и+1) и на.тактовый вход НС 7. При этом обеспечивается несовпадение во времени импульсов, поступающих на различные элементы И 5-15-(п+1). В шифраторе 4 хранится код частоты. Выходы и старших разрядов шифратора 4 соединены с первыми входами соот-, ветствующих элементов И 5-1,..,5- (и+1), Если в каком-то разряде шифратора 4 записана "Лог. 1", то импульсная последовательность проходит с соответствующего делителя 3-1 З-п частоты через соответствующий 2элемент И 5-15-(п+1) на входэлемента ИЛИ 6 и далее на тактовыйвход ЦАФ 1. Выходы ш младших разрядов шифратора 4 соединены с ш разрядными входами НС 7, который выполнен в виде накопительного сумматорапо модулю 2".При поступлении импульса на тактовый вход НС 7 код, записанный вш младших разрядах шифратора 4, прибавляется по модулю 2 к коду, записанному в НС 7, При переполнении НС7 на его выходе формируется импульспереполнения который стробируетсяв элементе И 5-(и) и через элементИЛИ 6 поступает на тактовый входЦАФи поворачивает фазу высокочастотного колебания на дискрет 20 Сигнал, поступающий с выхода знакового.разряда шифратора 4 на знаковыйвход ЦАФ 1, управляет направлениемвращения фазы.ЦАФработает следующим образом, 25 Высокочастотный сигнал поступаетна вход фазорасширителя 8, на выходахкоторого образуются четыре сигнала,имеющие соответственно фазы 0, 90 ф,180 и 270 . Эти четыре сигнала по ступают на входы коммутатора 9, навыходы которого проходят два сигнала,соответствующие той четверти, в которой должна находиться управляемаяфаза. Сигналы с выходов коммутатора 359 поступают на опорные входы первогои второго ЦАП 10 и 11. Импульсы уп"равления фазой поступают с тактовоговхода ЦАФ 1 на тактовый вход реверсивного счетчика 12, на знаковый вход которого поступает сигнал управления направлением счета со знакового входа ЦАФ 1, Прямой параллельный код реверсивного счетчика 12 поступает на кодовые входы первогоЦАП 10, обратный параллельный кодна кодовые входы второго ЦАП 11. Амплитуды сигналов на выходах первогои второго ЦАП 10 и 11 линейно зави-сят от текущего значения кода, подаваемого на их кодовые входы, поэтомуфаза результирующего колебания навьиоде суммирующего усилителя 16скачкообразно смещается по хорде впределах угла 90. Первый 13 и второй 4 счетные триггеры формируюткод, управляющий коммутатором 9 черездешифратор 15 и обеспечивающий выборпары ортогональных сигналов с фазорасширителя 8, Дешифратор 15 обеспе1365345 Код с игг перво де т О О 01 9 О 1 О О 7 7 20 д- код частоты стора 4;- средняя частотимпульсовнвходе ЦАФ 1. гд выхода шифра 35 следования актовом, =,и + ш + 1.г синтезируемой шифрато- вого Тогда,сдв сто рмонито на 5 Очастот Р -сдвигном з К = п(2 - 1)/2 ф. чивает дешифрацию разрядов первого13 и второго 14 счетных триггеров всоответствии с таблицей. Зависимость сдвига фазы высокочастотного колебания от времени пре сбавляет собой ступенчатую функцию, возрастающую или убывающую в зависи мости от знака кода частоты,Сдвиг дГ синтезируемой частоты о носительно входного сигнала ЦАФ 1 равен В КГь -2 У. 2Если на вход ЦАФ 1 податьческое колебание с частотойвыходе ЦАФ 1 формируется сетв диапазоне о - ф о + ф астоты при максимальчении кода частоты.(в - "х 2Объем ансамбля формируемых сигналов составляет юЯ=2Спектр сигнала содержит помимо основной гармоники на частоте Г + + й Г посторонние гармоники, обусловленные паразитными фазовыми флюктуациями. Для сигналов, код частоты которых является степенью двух, мощность паразитных фазовых флюктуаций зависит от величины дискрета фазы 69. Для остальных сигналов мощность паразитных фазовых флюктуаций меньше, Это обеспечивается за счет того, что импульсные последовательности, формируемые различными делителями 3,3, сдвинуты во времени так, что импульсы, относящиеся к различным последовательностям, не совпадают, При этом в ЦАФ 1 фаза высокочастотного колебания изменяется одновременно только на один дискрет. Эа счет этого обеспечивается лучшее приближение ступенчатого закона изменения фазы к линейному и уменьшение мощности паразитных фазовых флюктуаций. Дополнительное уменьшение мощности паразитных фазовых флюктуаций сигнала обеспечивается за счет подключения к ш младшим разрядам шифратора 4 НС 7. Дпя уменьшения мощности ,паразитных фазовых флюктуаций при заданном Б целесообразно уменьшить п. Однако уменьшение и может привести к уменьшению максимального сдвига частоты У. Чтоы этого не происходило, количество делителей и должно выбираться из условия Соси: Ход2где С - время срабатывания НС 7;- время срабатывания делит.еля 3-13-п,Каждый из делителей частоты 3- 13-п могут быть выполнены на ос- нове счетного триггера (не показано) и формирователя импульса фиксированной длительности, выход которого является вторьм выходом делителя частоты НС 7 может быть выполнен с исользованием комбинационного сумматоа и двух регистров памяти (не покаано), используемых для хранения и1365345 Составитель 1 О. КовалевВолкова Техред М.Ходанич Корректор М, Мак еда нец з 6656 5 Тираж 928 П НИИПИ Государственного по делам изобретений 035, Москва, Ж, Раушписноемитета СССоткрытийая наб д. 4/5 Производственно-полиграфическое предприятие, г. У ул. Проектная, 4 5перезаписи содержимого комбинационного сумматора. Формула изобретения Цифровой синтезатор частоты, содержащий и последовательно соединенных делителей частоты, генератор импульсов, выход которого подключен к входу первого делителя частоты, п элементов И, первые входы каждого из п элементов И подключены к соответствующему управляющему выходу шифратора, и цифроаналоговый фазовращатель, сигнальный вход и выход которого соответственно являются входом и выходом цифрового синтезатора частоты, о т л и ч а ь щ и й с я тем, что, с целью повышения спектральной частоты синтезируемых сигналов путем уменьшения мощности паразитных фазовых флюктуаций, введены последовательно соединенные накопительный сумматор, (п+1)-й элемент И и элемент ИЛИ, выход которого подключен к тактовому входу цифроаналогового фазо, вращателя, первый вход накопительного сумматора объединен с вторым входом (и+1)-го элемента И и подключенк первому выходу п-го делителя частоты, второй вход накопительного сумматора объединен с вторым входом п-гоэлемента И и подключен к второму выходу и-го делителя частоты, вторыевыходы 1,2(п)-х делителейчастоты соединены соответственно свторыми входами 1, 2(п)-х элементов И, выходы 1,2 п-х элементов И подключены соответственно к1,2 н-м входам элемента ИЛИ 1,2,ш-е разрядные входы накопительного сумматора соединены соответственно с 1,2 ш-ми разрядными выходами шифратора, знаковый выход которого подключен к знаковому входуцифроаналогового фазовращателя приэтом количество синтезируемых сигналов М связано с количеством делителейчастоты п и числом кодовых разрядныхвходов накопительного сумматора шсоотношениемдЬп+ 11