Дифференциальный дискриминатор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН аюЯОии 1358084(51) 4 Н 03 К 5/19 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(46) 07.12.87. Бюл. В 45 (71.) Научно-исследовательский институт ядерной физики при Томском политехническом институте им,С.М,Кирова(57) Изобретение относится к импульсной технике и может быть использовано для селекции импульсных сигналовпо амплитуде, величина которой находится в эаданнык пределах. Цельизобретения - повышение точности набораимпульсов в канал - достигается эа счет исключения ошибок, возникающихв момент прихода сигнала переключения каналов. Для этого в дифференциальныи дискриминатор дополнительно введены блок 12 исключения наложе"ний, блок 11 добавления единицы идва логических элемента 1 О и 13. Устройство также содержит компараторы1 и 2 верхнего и нижнего уровней соответственно, Р-триггеры, 3 и 4, логические элементы 5, 6 и 7, два инвертора 8 и 9. Время набора в каналколичества импульсов, попавших в "окно" дискриминации и прошедших на выход дискриминатора, одинаково прилюбых комбинациях импульсов в моментприхода сигнала. При подключении дискриминатора к анализатору сигнал переключения каналов, вырабатываемыйанализатором, предварительно пропускается через блоки 12 и 1. 2 ил.58084 2единицы соединен с вторыми входамипервого и второго логических элементов 10 и 3.5Дифференциальный дискриминаторработает следующим образом.В исходном состоянии логическийэлемент б открыт единичным уровнемс выходаП-триггера 3, а логический элемент 7 закрыт нулевым уровнемс выхода Я П-триггера 4.С приходом входного импульса, амплитуда которого попадает в "окно"дискриминации Я ( У ц ( Пв)(фиг,2,15 Б с ), срабатывает компаратор 2нижнего уровня и сигнал с его выходапереключает П-триггер 4 по входу Св единичное состояние на выходе Я.При этом открывается логический элемент 7 и импульс с выхода компаратора нижнего уровня, пройдя инверторы8 и 9, поступает на выходы логических элементов б и 7,но для селекции импульсных сигналовпо амплитуде, величина которой находится в заданных пределах,Целью изобретения является повышение точности набора импульсов вканал за счет исключения ошибок, возникающих в момент прихода сигнала переключения каналов.На Фиг.1 приведена функциональная схема дискриминатора; на Фиг.2 -временные диаграммы, поясняющие работу устройства.Дифференциальный дискриминатор содержит компараторы 1 и 2 верхнего инижнего уровней соответственно, Этриггеры 3 и 4, логические элементы5 - 7, инверторы 8 и 9, логическийэлемент 10, блок 11 добавления единицы, блок 12 исключения наложений,логический элемент 13.При этом первые входы компараторов1 и 2 соединены с шиной входного сигнала Б, вторые - с шинами верхнего и нижнего уровней дискриминациисоответственно, выход 2 компараторанижнего уровня подключен к С-входувторого Э-триггера 3, первым входампервого 5 и второго б логических элементов и входу первого инвертора 8,соединенного с вторым инвертором 9последовательно, выход компаратораверхнего уровня 1 соединен через первый дополнительно введенный логический элемент 10 с Б-входом первогоЭ-триггера 3, С-вход которого подключен к выходу первого логическогоэлемента 5, а Э-вход к общей шине.Выходпервого П-триггера 3 подключен к первым входам второго логического элемента 6, блока 11 добавленияединицы и Э-входу второго Э-триггера4, выход 1 которого соединен с вторым входом первого логического элемента 5, а выход ц - с первым входомтретьего логического элемента 7, Квторому входу третьего логическогоэлемента 7 подключен выход второгоинвертора 9Выход третьего логического элемента 7 соединен с первымивходами второго дополнительного логического элемента 13 и блока 12 исключения наложений, второй вход которого соединен с шиной сигнала переключения каналов Р, а выход - свторым входом блока 11 добавленияединицы. Выход блока 11 добавления 1 13Изобретение относится к импульсной технике и может быть использоваПри поступлении входного импульсас амплитудой, превышающей порог срабатьвания компаратора верхнего уровня 1 (Фиг.2, У , й ) он Формируетна своем выходе импульс, который, З 0 пройдя логический элемент 1 О, переключает по входу Я П-триггер 3 в единичное состояние на выходе Я. В ре-.зультате этого логический элемент 6закрьвается и на его выходе формиру ется импульсф длительность которогоравна времени нарастания входногосигнала от нижнего до верхнего порогов дискриминации (фиг.2, П ), на Пвходе Э-триггера 4 устанавливается 40 уровень логического "О". Если следующим на вход дискриминатора приходитимпульс, амплитуда которого попадаетв "окно дискриминации (фиг.1,0,1 )то сигнал с выхода компаратора нижне го уровня по С-входу устанавливаетЭ-триггер 4 в состояние логического"0" на выходе Я, при этом закрьвается логический элемент 7 и в соответствии с алгоритмом работы входной 50 импульс не проходит на выход дискриминатора. После задержки, равной времени переключения П-триггера 4, открьвается логический элемент 5 и сигнал с его выхода устанавливает П триггер 3 по С-входу в исходное состояние ("1" - на выходе Я), логический элемент 6 открывается, пропускаяна свой выход импульс с выхода компаратора нижнего уровня3 13580Если на вход дискриминатора приходит подряд несколько импульсов самплитудой, превышающей верхний порог дискриминации (фиг.2,11 ,т ),тоП-триггер 3 по входам Я и С переклю 5чается из нулевого состояния на выходе Я в единичное и обратно,Таким образом, в результате работы устройства количество импульсов,прошедших на выход логического элемента 7, равно количеству входных импульсов, попавших в "окно" дискриминации.Разделение импульсов по каналамосуществляется сигналом переключения 15каналов Р (фиг.2,Р ), Если в моментприхода сигнала Р на вход блока 12исключения наложений на выходе логического элемента 7 присутствует выходной импульс (фиг.2, Р , ), то 20прохождение сигнала Р блокйруется.По срезу выходного импульса логического элемента 7 происходит разблокировка и сигнал Р проходит на выходблока 12 исключения наложений в виде 25сигнала Р (фиг.2, Р , й,). Сигналпоступает на первык вход блока 12добавления единицы, который при наличии на его втором входе единичногоуровня с выхода Я П-триггера 4, формирует импульс по фронту или срезусигнала Т (фиг.2, 11,). Сформированный импульс складывается с содержимым предыдущего канала через логический, элемент 13 (фиг.2, Б 6)Одно 35временно из -го канала вычитаетсяединица путем установления П-триггера 3 через логический элемент 1 О поБ-входу в нулевое состояние на выхо-де Я (фиг.2, Б с, ), Благодаря этому первый импульс, пришедший в(+1)-й канал, независимо от амплитуды предыдущего импульса не пропускается на выход логического элемента7 (фиг, 2, П , С ) . Сигнал Рпреобразуется блоком добавления единицы всоответствии с алгоритмом работы устНройства в сигнал Р (фиг,2, Р,).Таким образом, эа время набора вканал количество импульсов, попавших 50в "окно" дискриминации и прошедшихна выход дискриминатора, одинаковопри любых комбинациях импульсов в момент прихода сигнала переключенияканалов. 84 4При подключении дискриминатора к анализатору сигнал переключения каналов, вырабатываемый анализатором, предварительно пропускается через блоки исключения наложений и добавления единицы. Формула изобретения Дифференциальный дискриминатор, содержащий компараторы верхнего и нижнего уровней дискриминации, первые входы которых соединены с виной входного сигнала, вторые - с винами верхнего и нижнего уровней дискриминации соответственно, выход первого элемента соединен с С-входом первого П-триггера, выход С 1 которого подключен к второму входу второго логичес.кого элемента и П-входу второго П- триггера, выход компаратора нижнего уровня соединен с первыми входами первого и второго логических элементов, через два последовательно соединенных инвертора - с вторым входом третьего логического элемента и П - входом второго П-триггера, выходы 0 икоторого подключены к вторым входам первого и третьего логических элементов соответственно, о т л и - ч а ю щ и й с я тем, что, с целью повьппения точности набора импульсов в канал, в него дополнительно введены блок исключения наложений, блок добавления единицы и два дополнительных логических элемента, причем выход компаратора верхнего уровня соединен с первым входом первого дополнительного логического элемента, выход которого подключен к Б-входу первого П-триггера, выход Я первого П-триггера соединен с первым входом блока добавления единицы, к второму входу которого подключен выход блока исключения наложений, выход блока добавления единицы соединен с вторыми входами первого и второго дополнительных логических элементов, выход третьего логического элемента подключен к первым входам второго дополнительного логического элемента и блока исключения наложений, второй вход блока исключения наложения соединен с шиной сигнала переключения каналов..Проектная,г Фх в и Ь 008/56Тираж ВНИИПИ Государст по делам изобр 113035, Москва, 900енного комитетений и откры