Обнаружитель комбинаций двоичных сигналов

СОЮЗ СОВЕТСКИСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 626 Н 04 Ц, 1/32 ЬСТ клич этал сигналэл-тысчетчирегист ство ССС 32, 1981 форми маски ВОИЧделите 11 ЛИ 18 Устр - в области нностьных сиг 1 аскир СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ОБНАРУЖИТЕЛЬ КОМБНЫХ СИГНАЛОВ(57) Изобретение относсвязи и повышает помехобнаружения комбинацииналов. Устр-во содержи РЕТЕНИЯ сдвига (ЦС) сигналов, блок онных сигналов, блок 3 ЦС ов маски, блок 4 сравнения, И 5, 10 и 16, 21, суммирующий к 6, дешифратор 7, пороговый р 8, эл-ты НЕ 9, 12, 13 и 19 ователь .11 сдвига эталонов и двухразрядный сдвиговый ре, эл-т ИСКЛЮЧА 10 ЩЕЕ ИЛИ 15 ль 17 частоты на два, эл-тасинхронный триггер 20. о обнаруживает комбинации люительности и с любой длиной уемых участков. 1 ил.Изобретение относйтся к техникесвязи и может быть использовано вприемных устройствах для обнаружениякомбинации двоичных сигналов известного вида при неизвестном моментеее прихода.Цель изобретения - повышение помехозащищенности обнаружения комбинации двоичных сигналов.На чертеже представлена структурная схема устройства.Обнаружитель комбинаций двоичныхсигналов содержит блок 1 циклического сдвига сигналов, блок 2 циклического сдвига эталонных сигналов, блок3 циклического сдвига сигналов маски, блок 4 сравнения, первый элементИ 5, суммирующий счетчик 6., дешифратрр 7, пороговый регистр 8 первыйэлемент НЕ 9, второй элемент И 10,формирователь 11 сдвига эталоновимаски, второй 12 и третий 13 элементы НЕ, двухразрядный сдвиговыйрегистр 14, элемент ИСКЛ 10 ЧАЮЦЕЕ ИЛИ15, третий элемент И 16, делитель 17частоты на два, элемент ИЛИ 18, четвертый элемент НЕ 19, асинхронныйтриггер 20 и четвертый элемент И 21,.На чертеже показаны также вход 22принимаемого сигнала (четвертый вхоцблока 1), вход 23 тактовых импульсовТИ (третий вход блока 1), вход 24команд рециркуляции (второй вход бло.ка 1), вход 25 эталонных сигналов(четвертый вход блока 2), вход 26сигналов маски (четвертый вход блока3), вход 27 ввода эталона и маски,вход 28 тактовых импульсов ТИ 1 ивыход 29 обнаружителя комбинацийдвоичных сигналов,Устройство работает следуюпщм образом.Принимаемый двоичный сигнал в ви -де последовательности элементарныхгпосылок длительностью , поступаетпо входу 22 на блок 1, Команда рециркуляции и тактовые импульсы поступают соответственно по входам 24и 23 на соответствующие входы блока 1. При наличии команды вводаэталонной маски, поступающей по входу 27, формирователь 11 выделяетодиночную команду рециркуляции, поступающую непосредственно и черезвторой элемент НЕ 12 на соответствующие входы блоков 2 и 3, Первый элемент И 5 выдает на второй вход блока2 и второй вход блока 3 тактовые 1 О 20 25 ЗО 35 до г 5 О импульсы, число которых за время ,равно числу Б двоичных сигналов вобнаруживаемой комбинации и на единицу меньше числа импульсов, поступающих на управляющий вход 23 блока 1,Блоки 1-3 идентичны и могут быть выполнены, например, в виде регистрасдвига с элементами управления, обеспечивающими запись, продвижение ициклический сдвиг данных с выхода навход регистра, Число разрядов регистра сдвига равно числу 1, В регист.ре сдвига блока 1 содержится 1-разрядная комбинация иэ принимаемых повходу 22 двоичных сигналов, в регистре сдвига блока 2 - эталон, врегистре сдвига блока 3- маска, би- .ты которой представлены1 на информационйых и О.на неинформациокныхпозициях обнаруживаемой комбинации,В течение времени рециркуляции,задаваемого командой рециркуляции,вход 22 блоказапрещен (закрыт),при отсутствии команды ввода эталонной маски запрещены также вход 25блока 2, вход 26 блока 3 и под действием тактовых импульсов следующихс частотой, в И +раз большей частоты поинимаемого сигнала осуществляется синхронный циклический сдвиг(рециркуляция) данных, хранящихся вблоках 1-3.Блок 4 сравнивает биты принимаемого сигнала и эталонной комбинации,формирует сигнал "1 при несовпадении и сигнал "01 при совпадении значений сравниваемьх битою, Первыйэлемент И 5 блокирует поступлениесигналов сравнения на вход суммирующего счетчика 6 при появлении на вы -ходе блока 3 бита, соответствующегонянформационной позиции,Элементы 13-17 реализуют схемудополнительного анализа ошибок на неинформационных разрядах маски, накоторых эталон имеет не более одногоперехода из "1" в "О" или из "О" в131, При рециркуляции сигнал с блока1 поступает на двухразрядный сдвиговый регистр 14, который управляетсячерез элемент НЕ 13 тактовыми импульсами с входа 23. Блок 15 сравниваетв момент прихода вторых тактовыхимпульсов по входу 28 выталкиваемыйиз блока 1 бит с задержанным в регистре 14 битом и формирует сигнал1" при их несовпадении. Элемент И16 пропускает сигналы несовпадения, 1356266если на вход блока 3 считываютсябиты 0, соответствующие неинформационным (маскируемым) позициям сигнала. Делитель 17 частоты на два пропускает в суммирующий счетчик 6 каждый сигнал несовпадения, что соответствует одной ошибке (наличию принятой комбинации переходов: "1""0" - "1" или "0" - "1" - 0), Установка делителя 17 в нулевое состоя -ние происходит по окончании маскируемого участка сигналом от рециркулятора.В конце времени анализа определяемом приходом очередной командырециркуляции по входу 2 А, суммирующий счетчик 6 содержит число, равноесумме числа несовпадения эталоннойкомбинации и принимаемого сигналана информационных позициях и числаошибок на неинформационных маскируемых позициях, Если в процессенакопления число в суммирующем счетчике 6 становится равным числу в 25пороговом регистре 8, то дешифратор7 формирует сигнал "1" о появлениинедопустимого числа ошибок. Триггер20 хранит это значение до окончанияинтервала рециркуляции. Если эа вре- З 0мя рециркуляции сигнал о достижениипорога не сформирован, то на выходеэлемента И 21 с приходом очереднойкоманды рециркуляции формируется "0",что означает обнаружение комбинацииВ. течение времени записи рециркуля.ция запрещена и в регистр блока 1записывается бит принимаемого сигнала с одновременным продвижением содержимого регистра блока 1 на один д 0бит тактовым импульсом, поступающимв момент записи по входу 23, В этоже время сигнал с выхода первогоэлемента НЕ 9 устанавливает в "0"суммирующий счетчик 6, Далее процесс повторяется,Для ввода эталонной и маскирующейкомбинаций на вход обнаружителя повходу 27 подается команда ввода эталона и маски, задающая выделение 50одиночной команды рециркуляции формирователем 11 (формирователь 11 можетбыть выполнен в виде генератора одиночного импульса). При этом блоки2 и 3 переводятся в режим записи данных и запрещения рециркуляции благодаря наличию одиночной команды рециркуляции на втором и третьем входахблоков 2 и 3 соответственно и инвертированной одиночной команды рециркуляции, поступающей с выхода второго элемента НЕ 12 на соответствующие входы блоков 2 и 3. Данные с входов 25 и 26 записываются в блоки 2 и 3 соответственно с помощью М тактовых импульсов, действующих во время одиночной команды рециркуляцииОдновременно с записью происходят сравнение принимаемой в эталонной комбинации, так как блок 1 рециркулирует, а эталонная и маскирующая комбинации последовательно вытесняются записываемыми данными на соответствующие входы блока ч и первого элемента И 5, а также анализ принимаемой комбинации на маскируемых участках,Предлагаемый обнаружитель комбинаций двоичных сигналов позволяет обнаружить комбинации любой длительности и с любой длиной маскируемыхучастков,формула изобретенияОбнаружитель комбинаций двоичных сигналов, содержащий первый элемент НЕ, выход которого подключен через суммирующий счетчик к первому входу дешифратора, к второму входу которого подключен выход порогового регистра, а через последовательно соединенные блок циклического сдвига сигналов и блок сравнения - к первому входу первого элемента И, к второму входу которого подключен выход второго элемента И, который подключен через блок циклического сдвига сигналов маски к третьему входу первогоэлемента И, а через блок циклического сдвига эталонных сигналов - к второму входу блока сравнения, последовательно соединенные формирователь сдвига эталонов и маски выход которого подключен к вторым входам блока циклического сдвига эталонных сигналов и блока циклического сдвига сигналов маски, и второй элемент НЕ, выход которого подключен к третьимвходам блока циклического сдвига эталонных сигналов и блока циклического .сдвига сигналов маски, а к первомувходу формирователя сдвига эталонови маски подключены первый вход второго элемента И, вход первого элементаНЕ и второй вход блока циклических сдвигов сигналов, к третьему входу которого подключены третий вход дешифратора и второй вход второго эле135626 б Со ст авит ель Л, Тимошина Редактор А.Огар Техред Л.Сердюкова Корректор С.ЧерниЗаказ 5 815/57 Тираж 63 б Подписное ЗНИПП 1 Государственного комитета СССР по делам изобретений и открытий 11 3035, Ио сква 6-35 Раушская наб: д 4/5Производственно-полиграаическое предприятие, г: Ужгород, ул, Проектная, 4 мента И, о т л и ч а ю щ и й с ятем, что, с целью повышения помехозашищенности обнаружения комбинациидвоичных сигналов, в него введеныэлемент ИЛИ, к первому входу которого подключен выход первого элементаИ, третий элемент НЕ, к входу которого подключен третий вход блока циклического сдвига сигналов четвертыйэлемент НЕ, к входу которого подключен выход блоха циклического сдвигасигналов маски, а выход блока циклического сдвига сигнала подключен через введенные последовательно соединенные двухразрядный сдвиговой ре -гистр, к второму входу которого подключен выход третьего элемента НЕ,элемент ИСКЛ 1 ОЧА 1 О 111 ЕЕ И 1 И, к второму входу которого подкпючен выход блокациклического сдвига сигналов, третийэлемент И, к второму входу которогоподключен выход четвертого элементаНЕ, и делитепь частоты на два, к второму входу которого подключен выходблока циклического сдвига сигналамаски, выход делителя частоты на дваподключен к второму вхо,цу элементаИЛИ, выход которого подключен к второму входу суммирующего счетчика,при этом выход дешифратора подключенчерез введенные последовательно соединенные асинхронный триггер и четвертый элемент И, к второму входукоторого подключен вход первого элемента НЕ, к второму входу асинхрон-.ного триггера,