Интегральный четырехзначный d-триггер

(19) (11) ц 11 4 Н 03 К 3/29, 19/091 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Аваев Н. А. и др. Большие интегральные схемы с инжекционным питанием, М.: Сов. радио,1977, с, 179,рис. 5.13,Авторское свидетельство СССРУ 1100719, кл, Н 03 К 3/29, 1983,(57) Изобретение относится к импульсной технике и может быть использовано в устройствах многозначной логики,Целью изобретения является сокращение плошади, занимаемой устройством при реализации на кристалле, уменьшение потребляемой мощности и повышение быстродействия, Поставленнаяцель достигается введением в устройство четырех переинжектирующих транзисторов 8,9,10 и 11 р-и-р-типа ивыполнением его по предложенной схеме, Устройство также содержит шины;входную 1, тактовую 2, выходную 3 и питания 4; входной транзистор 5, тактирующий транзистор 6, промежуточный транзистор 7, все транзисторы п-р-птипа; три бистабильные ячейки с непосредственными связями, выполненные на п-р-и-транзисторах 12 и 13, 14 и 15 16 и 17 соответственно инжекти- с1 9Ж рующий р-и-р-транзистор 18 и общуюшину 19, Введение коллекторов обратной связи в транзисторы 5,12,14 и 16 обеспечивает коэффициент передачи, С равный единице. 1 ил,1015 20 25 30 35 40 45 50 55 Изобретение относится к импульсной технике и может быть использовано в устройствах многозначной логики,Цель изобретения - сокращение площади, занимаемой устройством приреализации на кристалле, уменьшениепотребляемой мощности и повышениебыстродействия.На чертеже приведена принципиальная схема интегрального четырехзначного Э-триггера.Интегральный четырехзначный Р-триггер содержит входную 1, тактовую 2,выходную 3 шины и шину 4 питания,входной п-р-и-транзистор 5, тактирующий и-р-п-транзистор 6, промежуточный п-р-и-транэистор 7, первый 8,второй 9, третий 1 О и четвертый 11переинжектирующие р-п-р-транзисторы,первую, вторую и третью бистабильные ячейки с непосредственными связями, выполненные соответственно напервых и вторых и-р-п-транзисторах12 и 3; 14 и 15; 16 и 17; инжектирующий р-и-р-транзистор 18 и общуюшину 19,Шина 1 устройства соединена с базой и первым коллектором транзистора 5, тактовая шина 2 соединена сбазой тактирующего транзистора 6,первый коллектор которого соединен сэмиттером транзистора 11, коллекторкоторого соединен с базой транзистора 7,первый коллектор которого соединен с вторым коллектором транзистора 5 и эмиттером транзистора 8,эмиттер транзистора 9 соединен с третьим коллектором транзистора 5 и вторым коллектором транзистора 7, третий коллектор которого соединен счетвертым коллектором транзистора 5и змиттером транзистора 10, коллектортранзистора 8 соединен с базой и первым коллектором транзистора 12 коллектор транзистора 9 - с базой и первым коллектором транзистора 14 коллектор транзистора 10 - с базой ипервым коллектором транзистора 16,вторые коллекторы транзисторов 12,14 и 16 объединены с выходной шиной3, третьи коллекторы транзисторов12, 14 и 16 соединены соответственнос базами транзисторов 13, 15 и 17,коллекторы транзисторов 13, 15 и 17соединены соответственно с базамитранзисторов 12, 14 и 16, с второгопо седьмой коллекторы транзистора 6 соединены соответственно с базамитранзисторов 12-17, эмиттер инжектирующего транзистора 18 соединен сшиной 4 питания, а соответствующиеколлекторы - с эмиттерами переинжектирующих транзисторов 8-11, с базами транзисторов 12-17 и выходной шиной 3, эмиттеры п-р-п-транзисторов5,6,7,12-16 и базы р-и-р-транзисторов 8-11, 18 соединены с общей шиной19, В эмиттеры транзисторов 8-11 задаются соответственно "1,0", "2.0","3,0"; 1.0" уровней тока, в базытранзисторов 1214,16 - по "1.5"уровня тока, в базы транзисторов 13,15,17 - "1,0" уровень тока, в выходную шину - "3,0 уровня тока,Значения тока обеспечиваютсясоотношением геометрических размеров коллекторных и эмиттерных областей р-д-р-транзисторов, Введение коллекторов обратной связи в транзисторы 5.12,1416 обеспечивает эффективный коэффициент передачи, равный единице,Триггер работает следующим образом,В режиме хранения на тактовой шинеимеется сигнал низкого логическогоуровня. В этом случае транзистор 6закрыт, а транзистор 7 насыщен, последний через свои коллекторы отбирает токи, инжектируемые в эмиттерытранзисторов 8 - 10. Поэтому бистабильные ячейки находятся в режимехранения. Предположим, что транзисторы 13, 15, 17 насыщены тогда транзисторы 12,14,16 закрыты, следовательно, в выходную шину инжектируется ток, равный трем дискретам. Выходной сигнал хранится до прихода тактового импульса. Изменение входногосигнала не влияет на состояние триггера,С приходом тактового импульса устройство переходит в режим записи,Подача на транзистор 6 сигналавысокого логического уровня приводитк его отпиранию.С отпиранием транзистора 6 черезвремя задержки, равное времени срабатывания транзисторов 1 и 7 (транзистор 11 здесь выполняет функциюэлемента задержки, назначение которого будет пояснено ниже), происходитэапирание транзисторакоторый уже не отбирает с эмиттеровтранзисторов 8,9,10 токи, токи с40 эмиттеров указанных транзисторов отбираются через коллекторы входноготранзистора 5; так как транзистор 6насыщен, то происходит запирание всехтранзисторов 12-17 бистабильных ячеек,Обязательным условием работоспособности схемы является равенствовходных емкостей (С ) и пороговых 106напряжений отпирания транзисторов 1217. Это легко обеспечивается, таккак они формируются в одном технологическом процессе на одном кристалле. Тогда время заряда входной 1 Ьемкости транзисторов бистабильнойячейки (С =Б С/1) зависит от значения их входйых токов. Если обеспечить такой режим, при котором входные токи (по окончанию тактового импульса) транзисторов неидентичны,то быстрее открывается и перехватывает базовый ток другого транзистора, тот транзистор, у которого входной ток больше,Предположим, что на входную шину 1подается ток, равный одному дискрету, в этом случае с змиттеров транзисторов 89 и 10 отбирается по одному дискрету тока. Следовательно, вбазы транзисторов 1214 и 16 инжектируется ток соответственно равныйодному двум и трем дискретам (суммарный, с учетом тока 1 инжектируемо.го непосредственно в базы этих тран 35эисторов). Поэтому по окончании тактового импульса (так как транзистор6 закроется быстрее, чем откроетсятранзистор 7 и закроется транзистор 11) быстрее открываются и перехватывают базовые токи вторых транзисторов триггеров транзисторы 13,14,16 (так как их базовые токи больше, чем базовые токи транзисторов12,15,17). Следовательно, бистабильные ячейки по заднему фронту тактово.го импульса устанавливаются соответственно в единичное (транзистор 12закрыт), нулевое и нулевое состояния(транзисторы 14 и 16 открыты). Черезвремя, равное времени срабатываниятранзисторов 11 и 17, которое большесуммарного времени срабатыВания транзистора 6 и установки бистабильныхячеек, эмиттерные токи транзисторов8 - 10 отбираются коллекторами транзистора и устройство переходит в режим хранения. Так как транзисторы 14и 16 открыты, а их входные токи равны одному дискрету, то через коллекторы транзисторов 14 и 16 с выходнойшины отбирается суммарный ток, равный двум дискретам, а выходной токравен одному дискрету тока (выходнойток равен входному току).Если входной ток (в режиме записи)равен двум дискретам, то входные токи транзисторов 12, 14 и 16 соответственно равны 10 10 и 2 10 а таккак входные токи (1.5 С,) транзисторов 13 и 15 больше входных токовтранзисторов 12 и 14, то по заднемуфронту тактового импульса быстрееоткрываются транзисторы 13, 15 и 16,последний быстрее открывается, таккак его входной ток (2 1,) большевходного тока транзистора 17 (15 1),поэтому с выходной шины 3 отбирается лишь один дискрет тока транзистором 16, Выходной сигнал равендвум дискретам тока и т,д,Формула изобретенияИнтегральный четырехзначный Р-триггер содержащий промежуточный и-р-и- транзистор, три бистабильные ячейки, каждая из которых выполнена на двух п-р-п-транзисторах с непосредственными связями, вторые коллекторы вторых и-р-и-транзисторов соединены с выходной шиной и первым коллектором инжектирующего р-п-р-транзистора, третьи коллекторы вторых транзисторов бистабильных ячеек соединены соответственно с базами своих транзисторов, база и первый коллектор входного и-р-и-транзистора соединены с входной шиной, база тактирующего и-р-и- транзистора соединена с тактовым входом, эмиттер инжектирующего р-ир-транэистора - с шиной питания, с второго по седьмой коллекторы соединены соответственно с базами п-р-и- транзисторов бистабильных ячеек, эмиттеры всех и-р-п-транзисторов и база инжектирующего р-д-р-транзистора соединены с общей шиной, о т л и - ч а ю щ и й с я тем, что, с целью сокращения площади, занимаемой устройством при реализации на кристалле, уменьшения потребляемой мощности и повышения быстродействия, введены четыре переинжектирующих р-п-р-транзистора, эмиттеры первого, второго и третьего переинжектирующих р-и-ртранэисторов соединены соответственЗаказ 4142/53 Тираж 901 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. 11 роектная, 4 но с вторым, третьим и четвертым коллекторами входного и-р-и-транзистора, соответственно с первым, вторым и третьим коллекторами промежу 5 точного п-р-и-транзистора и восьмым, девятым и десятым коллекторами р-ир-инжектирующего транзистора, а эмиттер четвертого переинжектирующего р-и-р-транзистора - с первым коллектором тактирующего п-р-п-транзистора и одиннадцатым коллектороминжектирующего р-п-р-транзистора,коллекторы первого, второго, третьего и четвертого переинжектирующегор-п-р-транзистора соединены соответственно с базами вторых п-р-п-транзисторов бистабильных ячеек и проме