Устройство для синхронизации преобразователей, включаемых параллельно на общую нагрузку

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 504 Н 02 М 1/08 К чнолектр дырева у 2020923,ма синхрой. - В еннос ь г хни ИНХРОНИЗАЦКЛЮЧАЕИэ 1 Х ПАР 3 лектроано в ситс использ лектрос жения. дкл, Вр дедуц Лорал. в:г 8 едома Ое Йр ДОуги ГОСУДАРСТВЕННЫИ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ПИСАНИЕ ИЗО СКОМУ СВИДЕТЕЛЬСТВУ(71) Отделение Всесоюзногисследовательского инстит механики(56) Заявка Великобританикл. Н 02. Р 13/18, 1979.Алферов Н,Г. и др. Сиснизации инверторных модулЭлектротехническая промьпплСер. "Преобразовательнаявып. 8 (154), 1983.(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАТЕЛЕЙ, В ЛЕЛЬНО НА ОБЩУЮ НАГ (57) Изобретение от технике и может быт системах резервного нярвниЗацця аедущии Целью изобретения является повьппениенадежности питания. В случае отказаведомого задающего генератора (ЗГ) 1блок 4 контроля нулевым уровнем запрещает прохождение его импульсов через элемент 2-4 ИИЛИ 10 к распределителю и единичным уровням разрешаетпрохождение импульсов ведущего ЗГ через элементы (и) ИЛИ 9 и 2-4 ИИЛИ10 к распределителю, Этот же уровеньразрешает прохождение фазирующеговоздействия к распределителю от элемента 3 И-НЕ 17. Фазирование осуществляется воздействием на распределитель путем запрета прохождения определенного количества импульсов входной последовательности от ведущегоЗГ на один вход элемента 2-4 И-ИЛИ10. Указанный запрет прохождения импульсов на вход распределителя навремя фаэирующего воздействия эквивалентен снижению частоты ЗГ. 1 ил.Изобретение относится к электротехнике и может быть использовано в системах резервного электроснабжения со статическими преобразователями.Целью изобретения является повышение надежности питания путем придания системе свойства отказоустойчивости.На чертеже приведена схема предлагаемого устройства.Устройство для синхронизации преобразователей, включаемых параллельно на общую нагрузку, содержит для каждого преобразователя задающий генератор 1, первый элемент ЗИ 2, первый элемент (и)ИЛИ 3, блок 4 контроля наличия импульсов задающего генератора, триггер 5, управляемые ключи 6 и 7, первый элемент 2 И 8, второй элемент (и)ИЛИ 9, элемент 2-4 И-ИЛИ 10, распределитель 11, элемент ИЛИ 12, второй элемент 2 И 13, элемент ПИЛИ 14, фазовый детектор 15, формирователь 16 импульсов по переднему фронту, элемент ЗИ-НЕ 17 и второй элемент ЗИ 18.Задающий генератор 1 соединен выходом с входом блока 4 контроля, а также с одним входом элемента 2 И, входящего в состав элемента 2-4 ИИЛИ 10, выход которого соединен с входом . распределителя 11, три последовательных (соседних) выхода которого соединены с входами элемента ИЛИ 12, кроме того, выходы распределителя соединены с системой импульсно-фазового управления (СИФУ), а выход элемента ЗИЛИ 12 соединен с одним входом фазового детектора 15, другой вход которого через элемент ПИЛИ 14 соединен с выходом элемента 13, а также с выходами аналогичных элементов 2 И 13 устройств синхронизации других преобразователей. Элемент ЗИ 2 .соединен одним входом с инверсным выходом блока 4 контроля, а вторым и третьим входами - с цепями команд соответственно на включение задающего генератора (ЗГ) в реяим ведущего и на включение преобразователя на параллельную работу, выход элемента ЗИ 2 соединен с одним входом триггера 5, другой вход которого соединен с цепью команды на включение ЗГ в режим ведомого, прямой выход триггера 5 соединен с вторыми входами элементов 8 и 13 и с управляющим входом ключа 7, а инверсный - с одним5 10 15 20 входом элемента 17 и с одним входомэлемента 18Входы первого элемента (и)ИЛИ 3предназначены для соединения с выходами ключей 7 устройств синхронизациидругих преобразователей, выход элемента 3 через ключ 6 соединен с входом синхронизации ЗГ, а управляющий вход ключа 6 соединен с инверсным выходом блока 4 контроля, прямой выход которого соединен с одним входом элемента 4 И элемента 10, второй вход элемента 4 И которого соединен с выходом элемента ЗИ-НЕ 17, третий - с цепью команды на параллельную работу, а четвертый - с выходом второго элемента иИЛИ 9, входы которого предназначены длл соединения с выходами элементов 8 устройств синхронизации других преобразователей. Прямой выход блока 4 контроля соединен также с вторым входом элемента 17, третий вход которого соединен с выходом формирователя 16, соединенным также с одним входом элемента ЗИ 18, второй вход которогосоединен с инверсным выходом блока 4,Выход элемента 18 соединен с входом ЗГ, предназначенным для подключения цепи сигнала фазирующего воздействия. Выход ЗГ, предназначенный длясоединения с цепями синхронизации ведомых ЗГ, соединен с входом управляемого ключа 7, выход которого предназначен для соединения с одним входом элемента 3 систем синхронизациивсех других преобразователей, включаемых на параллельную работу.Устройство работает следующими образом.При наличии команды на параллельную работу преобразователя с другимипо команде на включение данного ЗГ врежим ведущего при условии, что ЗГ 45исправен, т,е. при условии, когдаимеется разрешающий уровень на одномвходе элемента ЗИ 2 от блока 4 контроля, сигналом с выхода элемента 2триггер 5 переключается в состояние,при котором на его прямом выходе устанавливается уровень логической единицы, которым разрешается прохождение синхроимпульсов данного ЗГ, включенного в режим ведущего через ключ 7 55 и далее через элементы 3 и ключи 6ведомых на входы ведомых ЗГ для их синхронизации. При этом на вторые входы триггеров других преобразовате 1319182лей, включенных на параллельную работу, передается команда на включениеих ЗГ в режим ведомых, вследствие чего эти триггеры переключаются в состояние с нулевым логическим уровнем 5на прямом и единичным уровнем на инверсном выходах, При этом нулевойуровень запрещает воздействие импульсов ведомого ЗГ через ключ 7 на другие ЗГ, а единичный уровень с инверсного выхода разрешает прохождение фазирующего воздействия на ЗГ черезэлемент 18 или на распределитель через элемент 17. Импульсы с выхода ЗГчерез элемент 10 проходят на входраспределителя 11, выходные импульсыкоторого поступают в СИФУ, обеспечивая ее работу, и на вход элемента ИЛИ12, на выходе которого формируетсяимпуль длительностью 180 эл, град. 20который поступает на вход фазовогодетектора 15, на другой вход которогочерез элемент 14 поступает такой жеимпульс ведущего, если данный ЗГ включен в режим ведомого. Фазовый детектор 15 выявляет фазовое расхождение(несинфазность) между этими импульсами, при возникновении которого формирователем 16 формируется фазирующее воздействие - импульс заданной З 0длительности, который через элементЗИ 18 проходит на вход ЗГ для изменения его частоты. Этим изменениемчастоты осуществляется устранениенесинфазности - фазирование импульсовЗ 5распределителя ведомого преобразователя с импульсами распределителя.ведущего. В случае отказа ведомого ЗГблок 4 контроля нулевым логическимуровнем с инверсного выхода запрещает прохождение импульсов ЗГ черезэлемент 10 к распределителю (отказомЗГ может быть недопустимое отклонение его частоты), а единичный логический уровень прямого выхода блока 4 разрешает прохождение импульсовведущего ЗГ через элементы 9 и 10 краспределителю. Этот же логическийуровень разрешает прохождение фазирующего воздействия через элемент 10 5 Ок распределителю от элемента 1,7. Фа-.зирование в этом случае осуществляется воздействием на распределительпутем запрета прохождения определенного количества импульсов входнойпоследовательности импульсов, поступающих от ведущего ЗГ на один входэлемента 10 через элемент 9, для чего сформированный формирователем 16 импульсфазирующего воздействия инвер/ тируется элементом 17 при условии, что на других его входах имеются сигналы блока 4 и триггера 5, соответствующие тому, что данный ЗГ, работавший в режиме ведомого, отказал. Указанный запрет прохождения импульсов на вход распределителя на время фазирующего воздействия эквивалентен по результату действия снижению частоты ЗГ фазирующим воздействием, поступающим через элемент 18.Положительный технический эффект, обеспечиваемый применением предлагаемого устройства, заключается в повышении надежности путем придания свойств отказоустойчивости системе синхронизации и, следовательно, в повышении вероятности бесперебойного электроснабжения потребителейФормула изобретенияУстройство для синхронизации преобразователей, включаемых параллельно на общую нагрузку, содержащее и каналов по числу преобразователей, задающий генератор, блок контроля наличия импульсов задающего генератора, распределитель, КЯ-триггер, первый управляемый ключ, вход которого подключен к выходу задающего генератора, управляющий вход соединен с прямым выходом триггера, фазовый детектор, выходом подключенньп к входу формирователя импульсов по переднему фронту, первый элемент ЗИ, подключенный к одному входу КЗ-триггера, первый вход первого элемента ЗИ предназначен для включения задающего генератора в режим ведущего, другой вход триггера предназначен для соединения с цепью включения задающего генератора в режим ведомого, второй вход первого элемента ЗИ предназначен для соединения с цепью команды на параллельную работу, третий подключен к инверсному выходу блока контроля наличия импульсов задающего генератора, первый элемент (п)ИЛИ, входы которого подключены к выходам первых управляемых ключей других каналов цепей синхроимпульсов, выход связан с входом синхронизации задающего генератора, выход которого через первый вход первого элемента 2 И, второй вход которого соединен с прямым выходом КЯ131 Составитель О.ПарфеноваТехред И. Глущенко 1(орректор, В.Бутяга Редактор И.Шулла Заказ 2524/51 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж-З 5, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 триггера, связан с распределителямидругих каналов, многовходовой элементИЛИ, соединенный входами с половинойвыходов распределителя, выходом с одним входом фазового детектора, второй элемент 2 И, первый вход которогосоединен с выходом многовходовогоэлемента ИЛИ, второй - с прямым выходом Кв-триггера, элемент ПИЛИ выходом подключенный к второму, входу фазового детектора, входы элементаПИПИ предназначены для соединения свыходами вторых элементов 2 И всех каналов, о т л и ч а ю щ е е с я тем,что, с целью повышения надежности,введены второй управляемый ключ, второй элемент (а)ИЛИ, элемент 2-4 ИИЛИ, элемент ЗИ-НЕ и второй элементЗИ, а блок контроля наличия импульсовзадающего генератора снабжен инверсным выходом, причем выход первогоэлемента Ь)ИЛИ связан с входомсинхронизации задающего генераторачерез второй управляемый ключ, управляющий вход которого соединен с инверсным выходом блока контроля наличия импульсов задающего генератора,выход задающего генератора соединенс входом распределителя через первый 9182 6вход элемента 2 И элемента 2-4 ИИЛИ,второй вход элемента 2 И которого соединен с инверсным выходом блока контроля наличия импульсов задающего ге" 5 нератора, прямой выход которого соединен с одним входом элемента 4 И элемента 2-4 ИИЛИ и с первым входомэлемента ЗИ-НЕ, выход которого соединен с вторым входом элемента 4 И 10 элемента 2-4 И"2 ИЛИ, третий вход которого предназначен для соединения сцепью команды на параллельную работу выход первого элемента 2 И связанс распределителями других каналовчерез второй элемент (п)ИЛИ, подключенный к четвертому входу элемента 4 И элемента 2-4 ИИЛИ, второй входэлемента ЗИ-НЕ соединен с инверснымвыходом КБ-триггера, третий - с вы-.20 ходом формирователя импульсов по переднему фронту, соединенным также спервым входом второго элемента ЗИ,второй вход которого соединен с инверсным выходом блока контроля задающего генерагора, третий вход соединен с инверсным выходом триггера, авыход соединен с входом задающегогенератора, предназначенным дляизменения частоты фаэирующим воздействием.