Частотно-импульсное вычитающее устройство

.Г ство СССР4, 1980,во СССР4, 1977. втом ке. Целью ение дианой разержит источникгратор 3,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Новосибирский элеккий институт(57) Изобретение относится тике и вычислительной техн изобретения является расши пазона измерения относител ности частот. Устройство с переключатель 1 полярности 2 опорного напряжения, .инт первый и второй триггеры 4 и 18, два элемента И 5 и 9, делитель частоты 6, три формирователя импульсов 7, 13 и 20, два элемента задержки 8 и 16, ключ 10, узел 11 выборки и хранения, счетчик 12, цифровой компаратор 14, шину 15 ввода опорного кода, элемент ИЛИ 17. Принцип действия устройства основан на интегрировании приращения сдвига по фазе между входными частотно-импульсными сигналами за каждый ин"ервал измерения. Расширение диапазона измерения достигается за счет суммирования элементарных фазовых сдвигов на ряде периодов первой (опорной) входной частотно-импульс- а ной последовательности и исключения ложной информации на основе анализа фазового положения импульсов входных частотно-импульсных последовательностей. 2 ил.3 13090вход 19 сброса интегратора 3, обеспечивая периодический формированныйразряд интегратора до нуля через каждые и 2 Т периода опорной импульснойпоследовательности 2, . На выходе интегратора 3 Формируется напряжениеЦ (фиг. 2 д),Сигнал с инверсного выхода триггера 18 (фиг, 2 л) осуществляет блоки"ровку сигнала с выхода элемента И 9, 10В тех случаях, когда сигнал блокировки отсутствует, на выходе элементаИ 9 в момент прихода н-го импульсапоследовательности Г, формируетсяединичный импульс длительностью о, , 15обеспечивающий кратковременное замыкание ключа 10. При этом производится замер (фиг. 2 д) и фиксация конечного значения интеграла П в узле 11выборки и хранения (фиг, 2 п) в моментг 0времени, опережающий намоментсброса интегратора 3. Выходной сигнал определяет суммарный фазовыйсдвиг между входными последовательностями за время и2 Т,. Однако при 25фазовых сдвигах между входными сигналами, кратными 2 Яш (где ш = 1,2,),возможно появление ложной информациина выходе интегратора, прохождениекоторой на вход узла 11 и следовательно на выход устройства необходимо заблокировать. Для этого используется узел блокировки, содержащийпоследовательно соединенный счетчик12 и цифровой компаратор 14.35 На счетный вход счетчика 12 поступает информационная последовательность импульсов 1 с второго входа устройства. На вход обнуления счет чика 12 поступают импульсы опорной частоты Е, устанавливая счетчик в нулевое состояние. В момент прихода импульсов происходит анализ фазового положения импульсов из последовательностей импульсов Г, и Ю . Достоверная информация появляется на выходе устройства тогда, когда между двумя импульсами из опорной последовательности Й 1, находится один импульс из информационной последовательности, т.е. на выходе счетчика 12 имеется код 0001 (где 1 соответствует младшему значащему разряду). Сигнал с выхода счетчика 12 поразрядно приходит на первую группу входов циФрового компаратора 14, на второй группе входов которого уста 46 4новлен опорный код 000.1 с шины 15ввода опорного кода.При наличии сбоя (момент времени,с (фиг, 2), т.е. когда на выходесчетчика появляется код, отличный отопорного кода 0001 цифрового компаратора 14, пЬследний срабатывает ина его выходе появляется единичныйсигнал (фиг. 2 о), который через второй элемент 16 задержки поступаетна первый вход элемента ИЛИ 17, свыхода которого импульс сбой приходит на вход триггера 18, переводяего в единичное состояние, соответ"ствующее появлению на его инверсномвыходе сигнала блокировки (фиг. 2 л),который блокирует прохождение импульса с выхода элемента И 9 на управляющий вход ключа 10, и сигнал навыходе узла 11 выборки и хранениясохраняет свое предыдущее значение.Одновременно сигнал с прямого выхо"да триггера 18 обнуляет интегратор3, тем самым подготавливая устройство к новому циклу работы,Таким образом, устройство преобразует разностную частоту от входныхчастотно-импульсных сигналов в пропорциональный разностный аналоговыйсигнал с коэффициентом пульсаций,близким к нулю. Устройство обладаетбольшей чувствительностью за счетсуммирования элементарных Фазовыхсдвигов за 2 п периодов опорной частоты, что позволяет расширить диапазон работы снизу. Применение узлаблокировки, позволяющего опреДелитьналичие ложной информации на выходеустройства путем анализа Фазовогоположения импульсов входных частотно-импульсных последовательностейвместо уровневого (аналогового) сравнения выходного сигнала с опорным,расширяет рабочий диапазон сверху,Формула изобретения Частотно-импульсное вычитающее устройство, содержащее два триггера, первый из которых подключен прямым выходом к первому входу первого элемента И, элемент ИЛИ, первый Формирователь импульсов, соединенный выходом с входом первого элемента задержки и первым входом второго элемента И, выход которого подключен к управляющему входу ключа, соединенного сигнальным входом с выходом интегратора, а выходом - с входом эле09046 6к входу сброса интегратора и входувторого формирователя импульсов, аинверсным выходом - к второму входувторого элемента И, выход второгоформирователя импульсов соединен свходом останова делителя частоты,подключенного выходом к входу первого формирователя импульсов, а информационным входом " к входу первого О частотно-импульсного сигнала устройства, входу обнуления счетчика ивходу третьего формирователя импульсов, выход которого соединен с вторым входом первого элемента И, счет ный вход счетчика подключен к входувторого частотно-импульсного сигналаустройства и счетному входу первоготриггера, соединенного инверснымвыходом с управляющим входом пере" 20 ключателя полярности, сигнальныйвход которого подключен к выходу источника опорного напряжения. 13 мента выборки и хранения, выход которого является выходом устройства, и переключатель полярности, подключенный выходом к сигнальному входу интегратора, о т л и ч а ю щ е е,с я тем, что, с целью расширения диапазона измерения относительной разности частот, в него введены второй элемент задержки, второй и третий формирователи импульсов, счетчик и цифровой компаратор, соединенный первым входом с выходом счетчика, вторым входом - с шиной ввода опорного кода, а выходом - с входом второго элемента задержки, выход которого подключен к первому входу элемента ИЛИ, соединенного вторым входом с выходом первого элемента задержки, а выходом - с входом установки в единицу второго триггера, подключенного входом установки в "0" к выходу первого элемента И, прямым выходом -Тм Б 6 и Составитель С.КазиноТехред М.Ходанич орректор А.Зимокосов едактор А.Во ираж б 73дарственного кизобретений иЖ, Раушск каэ 1800/42 Подписноеомитета СССРткрытийя наб., /5 ВНИИПИ Го по дела 113035, Моск