Устройство задержки

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 12 9) 1)4 Н О 3 К 5/ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОБРЕТЕНИЯ ОПИСАН К АВТОРСКО ВИДЕТЕЛЬ(22) 11,11,85 ЖКИсится к вычисифровым систеизобретения - при задержке окой точностью н ке и Цел йства,Н.Макаров21.374 (088,8)вторское свидетельств895, кл, Н 03 К 5/13,орское свидетельство188, кл, Н 03 К 5/15383 льскиипри с в в широком диапазо ройство задержек с 1 кода, генератор 3, счетчики 5 - 7, минающее устройств и входную 13 и вых устройство введень та, мультиплексор 12 сравнения и шин конкретно приведен полнения устройств времени задержки р диапазон задержек 04 с. 3 ил,ун О. СР Ав 14(46) 2 (71) Г физико Горько ситете (72) Н (53) 6 (56) А(54) УСТРОЙСТВ (57) Изобретен ительной техн мам: управления упрощение устр пачек имульсо е задержек. Устодержиг эадатчик 2, формировательоперативное запо о 9, сумматор 10 одную 15 шины,. Вэлемент 4 эапре, элементы 11 и а 14 "Сброс". Для ного примера иса погрешность авиа 0,001 с, а 0,001 - 4 ч 33 ми98876 2 ресу ААа при нулевом - считывание, Конкретные параметры приведенного устройства следующие: й = 40 1= 2 Гц, счетчик 5 имеет 25 разрядов. Код на выходе задатчика 1 24 разрядный; сумматор 1 О и элемент12 сравнения 24-разрядные; счетчики 456 и 7 имеют по 4 разряда.Устройство работает следующимобразом.После включения устройства на ши, ну 14 необходимо подать сигнал"Сброс", устанавливающий счетчики5 - 7 в нулевые состояния, Тактовыеимпульсы с генератора 2 поступаютна счетчик 5, на выходе которогоформируется изменяющийся во временидвоичный код текущего времени. Наадресных входах ОЗУ 9 поддерживаетсянулевой код, так как состояние счетчиков 6 и 7 нулевое. При поступлениипереднего фронта входного сигнала 1 12Изобретение относится к вычислительной технике и цифровым системамуправления и может быть применено, вчастности, для повторения серии управляющих сигналов путем их задержкина заданный интервал времени, задаваемый с высокой точностью и в широком диапазоне.Цель изобретения - упрощение устройства при задержке пачек импульсовс высокой точностью в широком диапазоне задержек.На Фиг.1 представлена функциональная схема устройства задержки; нафиг.2 - схема Формирователя; нафиг3 - временные диаграммы работыустройства задержки.Устройство задержки содержит задатчик 1 кода, генератор 2, формирователь 3, элемент 4 запрета, счетчики 5 - 7, мультиплексор 8, оперативное запоминающее устройство (ОЗУ) 9,сумматор 10, элементы 11 и 12 сравнения, входную шину 13 устройства,шину 14 "Сброс" и выходную шину 15устройства,РВходная шина 13 соединена с входом формирователя 3, второй вход которого подключен к выходу генератора 2, к счетному входу счетчика 5и к первому прямому входу элемента 4запрета, Первый выход формирователя3 соединен с входом записи ОЗУ,9,а второй - сосчетным входом счетчика6, с управляющим входом мультиплексора 8 и с первым входом запретаэлемента 4. Шина 14 "Сброс" устройства соединена со сбросовыми входамисчетчиков 5 - 7. Выходы задатчика 1кода соединены с первей группой входов сумматора 10, выходы счетчика 5 -с перый группой входов элемента 12сравнения и через ОЗУ 9 с второйгруппой входов сумматора 10, соединенного выходами с второй группойвходов элемента 12 сравнения, соединенного выходом с вторым прямымвходом элемента 4. Выходы счетчика 6соединены с первыми группами входовмультиплексора 8 и элемента 11 сравнения, а выходы счетчика 7 - с вторыми группами входов мультиплексора8 и элемента 11 сравнения. Выходпервого разряда счетчика 7 соединенс выходом устройства, а выход элемента 11 сравнения - с вторым входомзапрета элемента 4, соединенного выходом со .счетным входом счетчика 7. 5 1 О 15 20 25 ЗО 35 Выходы мультиплексора 8 соединены с адресными входами ОЗУ 9.Формирователь 3 (фиг.2) содержит, например, элемент НЕ 16, 0-триггеры 17 - 19 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 20 и 21. При подаче на вход а формирователя импульсного сигнала на выходе 22 формируются два импульсных, сигнала по фронту и по срезу входного сигнала длительностью, равной длительности импульса на входе 23 (С 1), а на выходе 24(СЗ) - два импульсных сигнала длительностью, равной периоду следования импульсов на входе 23Триггеры 17 - 19 обеспечивают задержку фронта и среза входного сигнала, а элементы 20 и 21 формируют сигналы, когда состояния триггеров 18 и 19 и соответственно триггеров 17 и 19 не равны.На временной диаграмме (фиг,З) поясняется процесс формирования импульсов на выходах 22 и 24. Задатчик 1 кода выдает двоичный код времени задержки, который может устанавливаться, например, переключателями, Генератор 2 формирует тактовые импульсы с высокой стабильностью частоты Й Счетчики 5 - 7 срабатывают по заднему фрокту счетного импульса. Мультиплексор 8 при единичном сигнале Р пропускает код с первой группы входов,а при нулевом сигнале Р - с второй группы входов. ОЗУ 9 при единичном сигнале на входе Ч осуществляет запись информации Р, ,О по ад 298876 4Формирователь 3 вырабатывает импульсы С 2 и СЗ,Импульс СЗ, который появляетсяраньше импульса С 2, подключает выходы счетчика 6 к адресным выходам 5ОЗУ 9, а импульс С 2 записывает кодтекущего времени из счетчика 5 в нулевую ячейку ОЗУ 9. По заднему фронту импульса СЗ счетчик 6 переходитв следующее состояние. По заднему 10фронту входного сигнала формирователь 3 вновь формирует импульсы С 2 иСЗ, которые записывают в первую ячей.ку ОЗУ 9 время прихода заднего фронта входного сигнала и переключают 5счетчик 6. При дальнейшем поступлении входных сигналов время приходаих переднего и заднего фронтов записывается в последующие ячейки ОЗУ 9.При,отсутствии импульсов С 2 и СЗ 20на адресные входы ОЗУ 9 подается кодсо счетчика 7, а ОЗУ 9 работает врежиме считывания. Так как первоначальное состояние счетчика 7 нулевое, из ОЗУ 9.считывается код времени прихода переднего фронта первоговходного сигнала, который на сумматоре 10 складывается с кодомфвремени задержки, поступающим с задатчика 1 кода, При сравнении кода с выхода сумматора 10 с кодом текущеговремени элемент 12 сравнения выдаетединичный сигнал, поступающий наэлемент 4, на запрещающих входахкоторого присутствуют нулевые сигналы. Тактовый импульс с генератора 2,проходя через элемент 4, устанавливает счетчик 7 в нулевое состояние,На выходе ОЗУ 9 устанавливается кодвремени прихода заднего фронта, который после суммирования с кодомвремени задержки поступает на элемент 12 сравнения.При сравнении кода текущего времени с кодом на выходе сумматора 10элемент 12 выдает единичный сигнали счетчик 7 устанавливается во второе состояние. С выхода первого разряда счетчика 7 сигнал поступает навыход устройства. Таким образом,счетчик 7 в нечетные состояния уста-навливается задержанным переднимфронтом входных сигналов, а в четныесостояния - задержанным задним фронтом входных сигналов. Если состояниясчетчиков 6 и 7 одинаковы, на выходеэлемента 11 сравнения устанавливается единичный сигнал, запрещающий работу элемента 4, благодаря чому код счетчика 7 не может быть большс кодл. счетчика 6.Дискретность задания времени задержки равна 27, где 7 - период следования импульсов с выхода генератора 2, а диапазон времени задержки определяется разрядностью и кода с выхода задатчика кода и равен 2 2 2 Т. При высокой стабильности частоты генератора 2 точность времени задержки определяется его дискретностью. Для конкретного приведенного примера исполнения устройства погрешность времени задержки0,00 с, а диапазон задержек 0,001 с - 4 ч 33 мин. 04 с. Формула изобретенияУстройство задержки, содержащее входную и выходную шины устройства,задатчик кода, оперативное запоминающее устройство, первый, второй и третий счетчики, сумматор и последовательно соединенные генератор и Формирователь, первый выход которогоподключен к входу записи оперативного запоминающего устройства, соединенного информационными входами с выходами первого счетчика, а выходы задатчика кода подключены к первой группе входов сумматора, о т л и - ч а ю щ е е с я тем, что, с целью упрощения при задержке пачек импульсов с высокой точностью в широком диапазоне задержек, в устройство введены элемент запрета, мультиплексор, первый и второй элементы сравнения и шина "Сброс", соединенная со сбросовыми входами первого, второго, третьего счетчиков, причем входная шина устройства соединена с вторым входом формирователя, второй выход 1которого соединен со счетно входом второго счетчика, с управляющим входом мультиплексора и первым входом запрета, второй вход запрета которого соединен с выходом первого элемента сравнения, первый и второй прямые входы элемента запрета соединены соответственно с выходом генератора и выходом второго элемента сравнения, а выход - со счетным входом третьего счетчика, причем выход генератора соединен также со счетным входом первого счетчика, выходы которого подключены к первой группе входов второго элемента сравнения,.Кравчук СостТехр ктор В,Петр ректор А.Обручар Тираж 902 П ВНИИПИгосударственного комитета СС по делам изобретений и открытий 035, Москва, Ж, Раушская наб., даз 896 дписно 4 енно-полиграфическое предприятие, г.ужгород, ул.Проектная,роизв вторая группа входов которого соединена с выходами сумматора, соединенного второй группой входов с выходами оперативного запоминающегоустройства, при этом выходы второгосчетчика соединены с первыми группами входов мультиплексора и первогоэлемента сравнения, выходы третьего счетчйка соединены с вторыми группами входов мультиплексора и первогоэлемента сравнения, причем выходпервого разряда третьего счетчикатакже соединен с выходом устройства,а выходы мультиплексора - с адресными входами. оперативного запоминающего устройства.1