Устройство для задержки импульсов

(72) (53)(56) Вф 10 3789500/24-2114.09.8407.03.87. Бюл. УН.Н.Кондратюк621,374(088.8)Авторское свидет3353, кл. Н 03 К тд ьство СССР(54) УСТСОВ (57) Изоной техн КИ ИМПУЛЬЗАДЕ РОИСТВ ретение ке и мо отно ет б льсо тся к импульс ь использован а такж для заде генериро сов. Цел диапазон жки ьных импульрасширение ния пр иэобре выдерж оуг ния к времени и повышеГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЭО Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ние точности достигается за счет усранения искажения длительности выхоных импульсов. Устройство содержитинверторы 1 и 2, резистор 3, конденсатор 9, входную шину 11, выходнуюшину 12. Для достижения поставленнойцели в устройство дополнительно введены компаратор 10 и резисторы 4, 5,6, 7 и 8. На чертеже также показанывыход 13 первого инвертора, выход 14второго инвертора, неинвертирующий15 и инвертируюший 16 входы компаратора, в качестве которого в устройстве используется операционный усилитель с дифференциальными входами.2 ил.12955Изобретение относится к импульсной технике и может быть использовано для задержки импульсов, а такжедля генерирования прямоугольных импульсов, 5Цель изобретения - расширение диапазона выдержек времени и повышениеточности за счет устранения искажениядлительности выходных импульсов.На фиг,.1 представлена схема устройства; на фиг,2 - временные диаграммы напряжений в соответствующихточках схемы, поясняющие работу устройства,Устройство для задержки импульсовсодержит инверторы 1 и 2, резисторы3-8, конденсатор 9, компаратор 10,входную шину 11, выходную шину 12.На схеме обозначены выход 13 первогоинвертора 1, выход 14 второго инвертора 2, первый (неинвертирующий) вход15 компаратора 10, второй (инвертирующий) вход 16 компаратора 10.В качестве компаратора 10 в устройстве используется операционныйусилитель с дифференциальными входами.Входная шина 11 подключена к входупервого инвертора 1, выход которогосоединен через цепочку последователь,но соединенных резисторов 3 и 7 спервым входом 15 компаратора 1 О иподключен к входу второго инвертора2. Выход второго инвертора 2 соединенчерез резистор 6 с первым входом 15компаратора и подключен через цепочку последовательно соединенных резисторов 4 и 8 к второму входу 16 компаратора 10, который через резистор 5соединен с выходом первого инвертора1. Конденсатор 9 подключен одной обкладкой к общим точкам резисторов 3и 7, а другой - к общим точкам резисторов 4 и 8.Устройство работает следующим образом.В исходном состоянии на входе устройства присутствует высокий потенциал (логическая "1"), на выходе пер- .вого инвертора 1 - логический "0",на выходе второго инвертора 2 - логическая "1", Будем считать, чтоуровень логической "1" равен напряжению источника питания +Е, а уровень логического "0" равен нулю.Уровень напряжения на первом (неинвертирующем) входе компаратора О +равен . К + К,-0 = Е . --- ,К +К +К 11 2где К 3, Кб и Кт - сопротивление резисторов 3, 6 и 7 соответственно.Уровень напряжения на втором (ин вертирующем) входе компаратора Ц равенКр К +К +Кгде К 4, К и К - сопротивпение резисторов 4, 5 й 8 соответственно.Напряжения О и П близки по величине, однако П больше О+,поэтому на выходе компаратора - логический "0", Конденсатор 9 заряжен током, протекавшим по цепи выход второго инвертора - резистор 4 - конденсатор 9 - резистор 3 - выход первого инвер-, тора 1, Величина напряжения Пс, до которой заряжен конденсатор 9, определяется разностью потенциаловК+К К0 =Е- -- -"- - Е--- ; 0 ) О.с К+К+К К+К+К ф сз 8, зтПри отрицательном перепаде напряжения на входе устройства, т,е. при установлении логического "0" происходит переключение инверторов, в результате чего на выходе инвертора 1 устанавливается логическая "1", а на выходе инвертора 2 - логический "0". Это приводит к тому, что напряжение П наинвертирующем входе 16 компаратора возрастет, так как определяется суммарным воздействием высокого ,потенциала на выходе инвертора 1 и напряжением на конденсаторе 9, а напряжение О на инвертирующем входе компаратора 10 падает. Далее по мере перезаряда конденсатора 9 напряжения Ц+ и Ц изменяются по экспоненте, причем Н+ стремится к величине большей, чем величина напряжения, к которой стремится 0 . Как только П становится больше О , на выходе компаратора формируется передний фронт задержанного импульса. Напряжения П и 0 устанавливаются и равны1К К. +КО =Е . 0 =Ев в .Е+ К +К +К ф - К +К +Кз е тз зПричем П больше Ц , но оба напряжения близки по величине. Конденсатор 9 заряжается током, протекающим по цепи выход инвертора 1 - резистор 3 - конденсатор 9 - резистор 4 - выход инвертора 2, Величина напряжения на конденсаторе равна разности по- тенциаловку импульсов, передний фронт которых совпадает с задним фронтом выходного импульса. Так как формирование фронтов выходного сигнала происходит при 5 величине напряжения на времязадающемконденсаторе, близкой к установившемуся значению, это позволяет получить более высокую точность передачи импульса, когда время задержки соиз О меримо с длительностью импульса, Подключение выхода устройства к его входу обеспечивает автоколебательный режим работы устройства, что позволяет испольэовать его в качестве ге нератора импульсов, частота генерируемых импульсов равна 1/2 , гдевремя задержки устройства. При положительном перепаде напряжения на входе устройства, т.е.,при установлении логической "1" происходит новое переключение инверторов, в результате которого на выходе инвертора 1 устанавливается "О", а на выходе инвертора 2 - логическая "1", Это приводит к тому, что напряжение 0 на неинвертирующем входе компаратора 10 возрастет, а на инвертирующем входе (Ц ) уменьшается, что объясняется воздействием заряда на конденсаторе 9. Начинается новый процесс перезаряда конденсатора, и напряжения П+ и Б изменяются по экспоненте,.первое уменьшается, второе возрастает. Как только Б становится больше Б+, то на выходе компаратора формируется задний фронт выходного импульса, и устройство приходит в исходноесостояние.Временные диаграммы (фиг.2) при ведены для случая симметричной схемы, т. е., когда К =К; К =К; К,=К, аЗ 4указанные условия (П Б+; 0,ПП,О) выполняются для К К +К . Причем лучшие характеристики устройства имеют место при Кп, близком к (К +Г ), так как в этом случае наблюдается наименьшее искажение длительности передаваемого импульса.В тех случаях, когда требуется по 35 лучить инверсный выходной сигнал, достаточно поменять местами подключение входов компаратора.Введение новых элементов и связей в предлагаемое устройство позволяет расширить диапазон задержки до времени длительности задерживаемых импульсов, а также осуществлять задержК +К КФормула и зобр ет ения Устройство для задержки импульсов, содержащее первый инвертор, вход ко" торого соединен с входной шиной, первый резистор и конденсатор, первая обкладка которого подключена через первый резистор к выходу первого инвертора, и второй инвертор, о т л и - ч а ю щ е е с я тем, что, с целью расширения диапазона выдержек времени и повьппения точности за счет устранения искажения длительности выходных импульсов, в него дополнительно введены пять резисторов и выходной компаратор, первый и второй входы которого соединены через второй и третий резисторы соответственно с первой и второй обкладками конденсатора, а через четвертый и пятый резисторы соответственно с выходом второго инвертора и выходом первого инвертора, соединенного с входом второго инвертора, выход которого через шестой резистор подключен к второй обкладке конденсатора.1295511 12 Составитель А.ТитТехред В.Кадар едактор.О.Юрковец рректор Н. ь Заказ 627 61 Тирак 902 Подписи ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москвар Ж, Раушская наб., 4 оизводственно-полиграфическое предприятие, г,укгород, уп,ИР с:цд