Делитель частоты следования импульсов

СОЮЗ СОЕ".ЕЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 3 К 23/ОО ПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРВ 1.128390, кл. Н 03 К 23/ОО, 22,07.83(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИЕ 1 ЕЕУЛЬСОВ(57) Изобретение может быть использовано в системах управления для выработки последовательности периодических управляющих сигналов и являетсядополнительным к устройству по, ЯО 1277387 авт.св, к. Цель изобретениярасширение функциональных возможностей. Поставленная цель достигаетсятем, что в устройство введены элемент9 совпадения и шина 10 управления.Кроме того, устройство содержит регистр 1 сдвига, элемент ИЛИ 2 и элемент 3 управления, элементы ИСКЛЮЧАЮЕЦЕЕ ИЛИ 4 и 5, триггер 6, шину 7 тактовых импульсов, выходные шины 8.Введение элемента 9 совпадения и шины 10 управления обеспечивает возможность формирования выходных импульсов с коэффициентом деления,кратным целому числу. 1 ил,0 30 Э 5 40 45 50 Делитель частоты следования импульсов работает следующим образом.Рассмотрим работу устройства на примере деления частоты следования 1 импульсов с коэффициентом деления 55 Изобретение относится к импульсной технике может быть использовано в, системах обработки дискретной информации, например в системах управления для выработки последовательности периодических управляющих сигналов и является усовершенствованием известного устройства по основному авт,св. М 1128390.Цель изобретения - расширение функциональных воэможностей путем обеспечения дополнительной возможности Формирования выходных импульсов с коэффициентом деления, кратным целому числу, 1На чертеже приведена электрическая структурная схема устройства.Делитель частоты следования импульсов содержит регистр 1 сдвига, элемент ИЛИ 2 и элемент 3 управления, 20 выход которого соединен с информационным входом регистра 1 сдвига, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 5 и триггер 6, счетный вход которого соединен с выходом последнего разряда регистра 1 сдвига, являющегося нечетным, а выход - с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, второй вход которого соединен с шиной 7 тактовых импульсов, а выход - с первым входом второго элемента ИСКЛЮЧАКВЕЕ ИЛИ 5, выход которого соединен с тактовым входом регистра 1 сдвига, а второй вход - с выходом элемента ИЛИ 2, соответствующие входы которого соединены с выходами всех нечетных, кроме последнего, разрядов регистра 1 сдвига, а выходы всех, кроме двух последних, разрядов регистра 1 сдвига соединены с соответствующими входами элемента 3 управления, выход которого соединен с информационным входом регистра 1 сдвига, выходы разрядов которого являются соответствующими выходными шинами 8 устройства, выход последнего четного разряда регистра 1 сдвига подключен к входу элемента 3 управления через элемент 9 совпадения, второй вход которого объединен с входом сброса триггера 6 и шиной 10 управления. 2,5 и 2 (в зависимости от сигнала на шине 10)Количество п разрядов регистра равно удвоенному коэффициенту ш деления (при условии дробного коэффициента деления), При этом целый коэффициент деления может получиться равным п,За исходное состояние примем наличие уровней логического "0" на выходе триггера 6, на всех выходах регистра 1 и логической "1" на шине 10 (условие дробного коэффициента деления). При этом уровнями логического 0, поступающими с выходов триггера 6 и элемента 2, разрешается прохождение с шины 7 на тактовый вход регистра 1 импульсов прямой частоты через элементы 4 и 5, с выхода элемента 3 на информационный вход регистра 1 поступает уровень логической "1". Сигнал логической "1" на шине 10 разрешает работу триггера 6 и открывает элемент 9.По переднему фронту первого тактового импульса в первый разряд регистра 1 записывается логическая "1" с выхода элемента 3, в регистре 1 устанавливается код 10000, При этом навыходе элемента 3 устанавливаетсясигнал логического 0, а на выходе элемента 2 - сигнал логической "1", который, поступая на второй вход элемента 5, вызывает на его выходе инвертирование входного сигнала. Натактовом входе регистра 1 устанавливается уровень логического 0.По заднему Фронту первого тактового импульса на тактовом входе регистра 1 формируется единичный перепад, по которому в регистре 1 происходит сдвиг на один разряд, и запись в первый разряд логического "0" с выхода элемента Э. В регистре устанавливается код 01000. При этом на выходе элемента 2 устанавливается сигнал логического "0", который снимает с выхода элемента 5 сигнал инвертирования, На тактовом входе регистра 1 устанавливается уровень логического "0".По переднему Фронту второго такто" вого импульса на тактовом входе регистра 1 Формируется единичный перепад, по которому происходит очередной сдвиг информации в регистре 1 на один разряд, и в нем устанавливается код 00100. При этом на выходе элемента 2 устанавливается сигнал логической "1"который на выходе элемента 5 вызываетинвертирование входного сигнала. Натактовом входе регистра 1 устанавливается уровень логического "0",По заднему фронту второго тактоного импульса на тактовом входе регистра 1 формируется единичный перепад,по которому в регистре 1 происходиточередной сдвиг информации на одинразряд, в нем устанавливается код00010, При этом на выходе элемента 2устанавливается сигнал логического"0", который снимает с входа элемента5 сигнал инвертирования, На тактовомвходе регистра 1 устанавливается уро вень логического 0.По переднему фронту третьего так-,тового импульса на тактовом входа регистра 1 формируется единичный перепад, по которому происходит очередной 0сдвиг информации в регистре 1 на одинРазряд, и в нем устанавливается код00001. При этом на выходе элемента 3устанавливается сигнал логической "1"триггер 6, переключается н единичноесостояние, сигнал логической "1" свыхода которого, поступая на второйвход элемента 4, вызывает на его выходе инвертирование входного сигнала, На тактовом входе регистра 1 устанавлинается логический 0, а навыходе элемента 3 - логическая "1",По заднему Фронту третьего тактового импульса,на тактовом входе регистра 1 формируется единичный пере- З 5пад, по которому происходит очередной сдвиг информации в регистре 1 наодин разряд, при этом н нем устанавливается код 10000, так как на информационном входе регистра 1 - сигнал логической "1" с выхода элемента3. На выходе элемента 3 устананливается сигнал логического "0", а навыходе элемента 2 - сигнал логической 1 , который, поступая на второй 45вход элемента 5, вызывает на его выходе инвертирование входного сигнала,На тактовом входе регистра 1 устанан 1 Нливается уровень логического 0Далее по каждому переднему и заднему фронтам тактовых импульсов происходит сдвиг информации на один разряд при инверсной входной частоте свыхода элемента 4. По заднему фронтупятого тактового импульса триггер 6 55переключается н нулевое состояние.Устройство устанавливается в исходное состояние,Таким образом, регистр 1 последовательно принимает пять устойчивых состояний, соответствующих кодам 10000, 01000, 00100, 00010, 00001. Затем цикл работы устройства повторяется.На выходных шинах 8 появляются выходные импульсы, длительность которых равна половине периода тактовых импульсов, сдвинутых один относительно другого на такую же величину, при этом их частота следования в 2,5 раза меньше частоты следования тактоных импульсов.Прй наличии на шине 10 сигнала логического "0" происходит блокиронка работы по входу сброса триггера 6 и закрывается элемент 9, на выходах триггера 6 и элемента 9 устанавливаются сигналы логического "0".В этом случае по каждому переднему и заднему фронтам тактовых импульсов происходит сдвиг информации в регистре 1 на один разряд, при этом регистр 1 аналогично, как и при наличии на шине 1 О сигнала логической "1", принимает следующие устойчивые состояния: 10000, 01000, 00100.По заднему фронту второго тактового импульса производится запись в регистр 1 кода 00010, при этом на выходе элемента 3 устанавливается сигнал логической "1", так как элемент 9 закрыт, а на выходе элемента 2 - сигнал логического "0", снимающий с выхода элемента 5 сигнал инвертирования. На тактовом входе регистра 1 устанавливается уровень логического "0".По переднему фронту третьего тактового импульса на тактовом входе регистра 1 Формируется единичный перепад, по которому происходит очередной сдвиг информации в регистре 1 на один разряд, и н нем устанавливается код 1000. При этом на выходе элемента 3 устанавливается сигнал логического 0, а на выходе элемента 2 - сигнал логической , который, поступая на второй вход элемента 5, вызывает на его выходе инвертирование входного сигналаНа тактовом входе регистра 1 устанавливается уровень логического "0"По заднему фронту третьего такто- ного импульса на тактовом входе регистра 1 Формируется единичный пере77387 Составитель А. СоколовТехредИ.Попович Корректор А.Обручар Редактор М. Петрова Заказ 6759/56 Тираж 816 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж-,35, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4В 5 12 пад, по которому происходит очередной сдвиг информации в регистре 1 на один разряд, при этом в нем устанавливается код 01000, так как на его информационном входе - сигнал логическо" го "0",Далее по каждому переднему и заднему фронтам тактовых импульсов происходит сдвиг информации в регистре 1 на один разряд, при этом регистр 1 последовательно принимает четыре устойчивых состояния, соответствующие кодам 10001, 01000, 00100, 00010, затем цикл работы устройства вновь повторяется. При этом на выходных шинах 8 появляются импульсы, длительность которых также равна половине нериода, тактовых импульсов, сдвинутых один относительно другого на такую же величину, при этом частота следования в два раза меньше частоты следования тактовых импульсов.5 Формула изобретения Делитель частоты следования импульсов по авт,св. У 1128390, о т " 1 О л и ч а ю щ и й с я тем, что, с целью расширения его функциональных возвоэможностей в него введены элементсовпадения и шина управления, приэтом последний четный разряд регист ра сдвига поцключен к соответствующему входу элемента управления черезэлемент совпадения, второй вход которого объединен с входом сброса триггера и с шиной управления.