Делитель частоты следования импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК127 4 Н 03 К 23/О ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИЯ ИСАНИЕ ИЭОБРЕТ АВТОРСКОМУ ЕТЕПЬ(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНПУЛЬСОВ(57) Изобретениезовано в устройсвычислительной т может быть испольтвах автоматики и ехники и является до(61) 1003350 (21) 3888857/24-2 (22) 05.04.85 (46) 07.12,86. Бю (72) В.В,Плотнико (53) 621.374.4(08 (56) Авторское св В 1003350, кл. Н.8)идетельство СССР 4 В 3/46, 13.11.81,полнительным к авт.св. Ф 1003350.Цель изобретения - повышение надежности работы устройства. С этой цельюв него введены триггер 4, элемент ИЛИ6 и шина 13 сброса, Кроме того, устройство содержит оперативное запоминающее устройство 1, триггеры 2 и 3,сумматор 5 по модулюдва,элементы И7 и 8, элемент 9 ЗАПРЕТ, счетчик 10импульсов, входную шину 11, выходнуюшину 12. Устройство обеспечивает эаданное значение коэффициента деления,начиная с момента окончания импульсасброса на шине 13. 2 илИзобретение относится к импульсной, технике, и может быть использовано в устройствах автоматики и вычислительной техники и является усовершенствованием устройства по ант.св. 5 У 1003350.Цель изобретения - повышение надежности.На фиг.1 приведена электрическая функциональная схема устройства; на фиг.2 - временные диаграммы, поясняю" щие его работу.Делитель частоты следования импульсов содержит запоминающее устройство 1, три триггера 2-4, сумматор 5 по модулю два,элемент ИЛИ 6, два элемента И 7 и 8, элемент ЗАПРЕТ 9, счетчик 10 импульсов, счетный вход которого соединен с входной шиной 11 и с управляющим входом оперативного 20 запоминающего устройства 1, разрядные выходы - с соответствующими входами первого элемента И 7 и с соответствующими адресными входами оперативного запоминающего устройства 1, выход которого соединен с первым входом сумматора 5 по модулю два, сигнальный выход которого соединен с первым входом первого триггера 2, выход переноса - с первым входом второго элемента И 8 и с информационным входом второго триггера 3 выход которого соединен с вторым входом сумматора 5 по модулю два, счетный вход - с вторым: входом первого триггера 2, с входной 35 шиной 11,с первым входом элемента 8 АПРЕТ 9 и с вторым входом второго элемента И 8, выход кторого соединен с выходной шиной 12, третий вход с выходом первого элемента И 7 и с 40 вторым входом элемента ЗАПРЕТ выход которого соединен с входом запуска второго и дополнительного триггеров 3 и 4, причем вход сброса дополнительного триггера 4 соединен с .входом сброса второго триггера 3, с входом сброса счетчика 10 импульсов и с шиной 13 сброса, которая соединена с первым входом элемента ИЛИ 6, выход которого соединен с информацион - ным входом оперативного запоминающего устройства 1, второй вход - с выходом первого триггера 2, третий вход которого соединен с выходом дополнительного триггера 4.Рассморим работу устройства на при" мере делителя частоты с коэффициентом деления восемь, у которого счетчик 10 импульсов имеет только один двоичный разряд, а оперативное запоминающее устройство 1 состоит из двух ячеек. На шину 11 поступает импульсный сигнал с частотой й (фиг. 2 Ь) . С приходом каждого импульса счетчик 10 изменяет свое состояние (фиг.2 Б). Импульс на выходе устройства 1 (фиг.2) соответствует состоянию опрашиваемой ячейки памяти, Этот импульс суммируется в сумматоре 5 с импульсом, поступающим с выхода триггеРа 3 (фиг22), при этом на сигнальном выходе сумматора 5 формируется импульс суммы (фиг.2), а на выходе переноса сумматора 5 формируется импульс переноса (фиг.2 е).По окончании входного импульса на шине 11 происходит запись суммы в триггер 2 (фиг.2 ж) и импульса переноса в триггер 3 (фиг.2 г), а импульс с выхода триггера 2 через элемент 6 (фиг,2 с) переписывается в ту же опрашиваемую ячейку устройства 1 (фиг,2,о). Во время записи информации в устройство 1 на его выходе присутствует сигнал логической единицы (фиг.2 б), счетчик 10 в процессе работы изменяет свое состояние от "0" до 2 - 1, где и - количество разряддов счетчика 10, при этом происходит последоватепъный опрос и изменение состояний всех ячеек устройства 1. Элемент 7 из всех состояний счетчикавыделяет одно, соответствующее значению 2" - 1. При этом сигнал на выходе элемента 7 а- = 1. Элемент 9 формирует импульсный сигнал 8 = 7 Лс 1 (фиг.2 к) во время паузы между импульсами сигнала Г, соответствующими переходу счетчика 1 О в состояние "0 т.е. импульс 8 предшествует переходу счетчика 10 в состояние "0". Триггер 3 сигналом я устанавливается в состояние "1" (фиг.2 Г) и с яриходом следующих 2" импульсов входного сигнала, за счет работы сумматора 5 и триггеров 2 и 3, код в матрице устройства 1 увеличивается на " 1", Так как на фиг.2 ),и моментам времени С - 1 соответствуют со"тояния ячеек памятиУ 1 0 1 0 1У 2 0 О 1 1Таким образом, за период времени,соответствующий появлению 2 импульссов входного сигнала Г 1 состояние11 11устройства 1 изменяется н а 1 , а11поскольку его емкость равна 2 бит,то число состояний устройства 1 равно 2 , а значит, переход из состоя 211ния И = 2 " - 1 в состояние И = ".0"2 пбудет происходить через 2 периодовпереполнения счетчика 10, т.е. через 1 О2 2" тактов входного сигнала частотой й. Переход устройства 1 из состояния 2 " - 1 в состояние "0" сопровождается сигналом переноса (фиг.2 е),совпадающим во времени с моментом 1511 1перехода счетчика 10 в состояние 0Этот импульс выделяется элементом 8и поступает на шину 12 (фиг,2 ь). Следовательно, устройство, содержащееп-разрядный счетчик импульсов, имеет 202 п окоэффициент деления К = 2Сигнал сброса (фиг,2 м) на шине 13устанавливает в начальное состояниесчетчик 10 (фиг. 25), триггер 3(фиг.2 г) и триггер 4 (фиг.2 н), который удерживает в нулевом состояниитриггер 2 (фиг.2 ж),После прохождения первых 2 импульсов входного сигнала триггер 4сигналом с выхода элемента 9 перебра-щсывается в единичное состояние(фиг.2 и), и триггер 4 переключается в зависимости от информации насигнальном выходе сумматора 5(фиг.2 ис,у),Сигнал сброса также через элемент3 6 записывает ",1" в нулевую ячейку устройства 1 (фиг.2 о).Это необходимо потому, что опрос ячеек устройства 1 происходит последовательно в течение цикла работы счетчика 10 и указанным способом ликвидируется отставание выходного импульса устройства на один цикл работы счетчика 10.Таким образом, устройство обеспечивает заданное значение коэффициента деления, начиная с момента окончания импульса сброса на шине 13,Формула изобретенияДелитель частоты следования импульсов по авт.св. 111 1003350, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности работы, в него введены дополнительный триггер, элемент ИЛИ и шина сброса, которая соединена с входом сброса счетчика импульсов, с входами сброса второго и дополнительного триггеров, вход запуска последнего из которых подключен к входу запуска второго триггера, и с первым входом элемента ИЛИ, включенного между выходом первого триггера, вход запуска которого соединен с выходом дополнительного триггера и информационным входом оперативного запоминающего устройства.кая наб., д роизводственно-полиграфическое предприятие, г.ужгород, ул.Проектная,Тираж 816 ВНИИПИ Государст по делам иэоб 13035, Иосква, )К