Устройство для вычисления элементарных функций

МИТЕТ СССР ТЕНИЙ И ОТНРЫТИЙГОСУД АРСТНЕННЫИ ПО ДЕЛАМ ИЗОБРЕ ИОАН Е ИЗОБРЕТЕНИЯВИДЯТ ЕЛЬСТВУ ТОР СНОМ ниче в,СССР1982.ССР1982ИЯ ЭЛЕычислипримеинфорисла ени,устрой- .(71) Ленинградский электротехкий институт им. В,И.Ульянова(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНМЕНТАРНЫХ ФУНКЦИЙ(57) Изобретение относится ктельной технике и может найтинение в устройствах обработкимации, представленной в видеимпульсов или интервалов времЦель изобретения - упрощение ства при одновременном повышении помехоустойчивости, Сущность изобретения состоит в создании простого и помехоустойчивого цифрового устройствадля вычисления элеменТарных функций,преобразующего число - импульсныесигналы йериодически с использованием итерационного метода реализацииоператора усреднения путем функционального обобщения двоичного умножителя частоты эа счет совмещения фазирования и модуляции импульсных последовательностей и создания благодаряэтому возможности аппроксимирующеговычисления элементарных функций. Цельизобретения достигнута за счет исклю"чения счетчика, двух формирователейимпульсов, группы элементов И, импульсного сумматора и введения новыхсвязей между оставшимися элементамипрототипа, 1 ил, 1275433Изобретение относится к вычислительной технике и может найти применение в устройствах обработки информации, представленной в виде числаимпульсов либо интервалов времени, 5Цель изобретения - упрощение устройства,На чертеже представлена схема устройства,Устройство содержит информацион Оный вход 1, счетчик 2, формирователь3 импульсов, счетчик 4, группу элементов И 5, три элемента ИЛИ 6 - 8,импульсный сумматор 9, три элементаИ 10 - 12, вход 13 первой опорнойчастотывход 14 второй опорнойчастоты 1.о 1Устройство работает следующимобразом,Пусть в начальный момент времени 2 Оразряды счетчика 4 обнулены. На входы13 и 14 поступают импульсные последовательности с опорными частотамименьшими Г , сигналы котоО 1 ф О 2 ф о ф.25рых синхронизированы импульсами фазы1 и 2 соответственно, что позволяетпроизводить суммирование этих частотэлементом ИЛИ 8. Поступление сигналовс входа 1 с частотой синхронизирующихимпульсовв течение времени 1 каж" ЗОдого периода Т периодически повторяющихся последовательностей импульсовсинхронизировано с фазой . При этомпередний фронт импульсов Г запаздывает относительно переднего фронта 35импульсов опорной частоты Г азадний фронт "опережает" задний фронтэтих импульсов на минимальное времязадержки логического элемента, Завремя С, удовлетворяющее условию 401Т, где Т - период повторениявходной последовательности, поступающей на вход 1, на второй вход элемента ИЛИ 8 поступает .И импульсов.11 451 х о3 1 хСредняя частота периодически повторяющейся последовательности импульсов, поступающей с входа 1, определяется из выраженияР -В еГ 11 О Я(Т) где И = 2 определяется разрядносмтью счетчиков 2 и 4, Заменив норми рованное значение аргумента БхГ1 л -Я-, преобразуем (1) У, = ГоИ7 Импульсы с входа 1, стробнруя сйг- налы входной последовательности, поступающих с входа 13 первой опорной частоты устройства о фазе 1, пропус- кают ее на выход элемента И 12 и далее на первый вход импульсного сумматора 9 в течение временикаждого периода Т, Выражение для средней частоты, формируемой на выходе элемента И 12, определяется какфТаким образом, импульсы с выхода элемента И 12 проходят на выход импульсного сумматора 9 и далее на суммирующий вход счетчика 4, что приводит к росту кода последнего, Счетчик 2, формирователь 3 импульсов, группа 5 элементов И, элемент ИЛИ 6 образуют двоичный умножитель частоты. Под воздействием суммарной частоты, образуемой опорными частотами Г 1 и Г , на выходе элемента ИЛИ 8 иоя фрастущего кода счетчика 4 на выходе элемента ИЛИ 6 сформируется импульсная последовательность со средней частотой+ )до 1Фгде И 4 - код счетчика 4;и - разрядность счетчиков 4 и 2Импульсы с входа 1, стробируя сигналы последовательности с выхода умножителя частоты по фазе 1, пропускают ее на вход элемента И 1 и далее на второй вход импульсного сумматора 9 в течение времени 1 каждого периода Т. Выражение для средней частоты импульсной последовательности, формируемой на выходе элемента И 1, опреГ 1 И 4 Бделяется как - - ",2 фИмпульсы с входа второй опорной частоты устройства 14 опорной частоты Г , поступающие по фазе 2 наОЯ фпервый вход элемента И 1 О, позволяют выделить из выходной последовательности двоичного умножителя последовательность импульсов синхронных с фазой 2, следующих со средней частотой Ги поступающих на вычитаю 4о 2 2щий вход реверсивного счетчика .4,В основу работы устройства положен принцип автоматической компенсации импульсных последовательностей275433 Составитель З.ЯершневаРедактор В.Иванова Техред Н.Глущенко; Корректор Г,Реш Тираж 671 ВНИИПИ Государствен по делам изобрете 113035, Москва, Ж, 6561 40 одписноеета СССР .ытийаб,; д.4/5 За го ком й и от аушская жгород, ул,Проектна ти 5 1 ционный вход устройства соединен с первым входом третьего элемента ИЛИ, с вторым входом первого элемента И и первым входом третьего элемента 1, вторые входы второго и третьего элементов И соединены с выходом первого элемента ИЛИ, выход второго элемента ИЛИ соединен со счетным входом втоПроизводственно-полиграфическое пр рого счетчика, выходы первого и третьего элементов И соединены с первыми вторым входами импульсного сумматора соответственно, выход второгоэлемента И соединен с вычитавщим входом первого счетчика и вторым входомтретьего элемента ИЛИ, выход которого является выходом устройства.