Измеритель средней частоты импульсов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ фа 442408 10 АСоюз СоветскихСоциалистицескихРестгублик(22) Заявлено 17.0заявкиисоединеци осударственныи иомитеСовета Министров СССРпо делам изобретенийи открытий) Приорите оллетець14 Опубликовано 15,04 21.317.361088.8) Дата опубликования описания 19.09.7 2) Авторы изобретен. А. Соломка и Р. Д. Столяренк 1) Заявитель 54) ИЗМЕРИТЕЛЬ СРЕДНЕЙ ЧАСТОТЫ ИМПУЛЬСОВ области электро- может быть испольойств для регистраего излучения раИзобретение относится кизмерительной техники изовано при создании устрции динамики ионизирующдиоактивных изотопов.Известные измерители средней частоты импульсов, основанные на усреднении последовательных результатов счета и содержащие счетчик импульсов, таймер, узел задержки, блок вывода информации и входную схему запрета, обладают большой динамической ошибкой.Для уменьшения динамической ошибки измерения средней частоты импульсов, изменяющейся во времени, в предлагаемом измерителе входная схема запрета соединена с несколькими счетчиками импульсов, выходы сброса которых подключены к коммутатору, соединенному через устройство задержки с таймером, благодаря чему реализуется симметричная форма весовой функции усреднения.На чертеже представлена блок-схема описываемого устройства, содержащего логическую схему запрета 1, счетчики 2 импульсов, блок 3 логических схем ИЛИ, блок 4 логических схем И, блок вывода информации, выполненный в виде регистра 5 с выходным преобразованием в аналоговую или цифровую форму, таймер 6, устройство 7 задержки, коммутатор 8 и формирователь 9 импульсов. Устройство работает следующим образом.Входные импульсы с частотой п поступают на нормально открытую схему запрета 1 и с ее выхода на входы счетчиков 2. Таймер 6 выда ет управляющие импульсы с интервалом времени Т, Импульс таймера сбрасывает регистр 5 в нулевое состояние, запирает входную схему запрета 1 на время импульса формирователя 9, отпирает схемы И блока 4 и, задер жавшись в устройстве 7 на время, ориентировочно равное половице длительности импульса формирователя 9, поступает на коммутатор 8. Коммутатор вырабатывает импульс сброса в нулевое состояние очередного счст чика 2. При этом число, накопленное в этомсчетчике к моменту запирация схемы 1, через схемы ИЛИ блока 3 и открытые импульсом формирователя 9 схемы И блока 4 переписываются в параллельном коде в регистр 5.20 По окончании импульса формирователя 9этот счетчик начинает счет с нуля, а остальные счетчики продолжают накопление им.пульсов.Второй импульс таймера сбрасывает рс гистр ц через коммутатор 8 следующий счетчик, псрсписывая накопленное в нем число в выходной регистр 5. Таким образом каждый счетчик 2 накапливает импульсы в течение цикла работы коммутатора 8, т. е. в течение 30 времени КТ, где К - число счетчиков 2. Приэтом регистр 5 выводит информацию о числе424081 Предмет изобретения Составитель А. ИзюмовТехред Е. Борисова Корректор Н. Стельмах Редактор С. Хейфиц Заказ 2397/5 Изд.1497 Тираж 678 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб д, 4/5Типография, пр. Сапунова, 2 импульсов, поступивших на вход измерителя за время КТ; п=пКТ.Причем эта информация обновляется через каждый интервал времени Т, В итоге последовательно выводимые числа соответствуют средней частоте импульсов, измеренной за интервал времени КТ, дискретно смещающейся на величину Т. Благодаря этому реализуется прямоугольная (симметричная) форма весовой функции усреднения и, как следствие этого, обеспечивается уменьшение динамической ошибки измерения,Измеритель средней частоты импульсов, содержащий логическую схему запрета, нагружениную на параллельно соединенные счетчики импульсов, и таймер, к выходу которого подключен вход узла задержки и управляющий вход блока вывода информации, отли ч а ю щ и й с я тем, что, с целью уменьшениядинамической ошибки измерения, он снабжен блоками логических схем И и ИЛИ, коммутатором и формирователем импульсов, причем входы сброса счетчиков импульсов под ключены к выходам коммутатора, вход которого соединен с выходом узла задержки, а выходы счетчиков через последовательно соединенные блоки логических схем ИЛИ и И поразрядно соединены с входом блока 15 вывода информации, другой вход схемы Ичерез формирователь импульсов подключен к выходу таймера.