Широтно-импульсный модулятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (И) ПИСАНИЕ ИЗОБРЕТ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Дальневосточный ордена Трудового Красного Знамени политехнический институт им. В, В, Куйбышева (72) Г. И, Каплун, А. П. Пермяков, А. С. Иванов, В. Р. Кузнецов и СЛ. Полещук(56) Авторское свидетельство СССР М 1170605, кл, Н 03 К 7/08, 10.12.82,Авторское свидетельство СССР У 1095385, кл. Н 03 К 7/08, 02.03.82, (54) ШИРОТНО-ИМПУЛЬСНЫЙ МОДУЛЯТОР (57) Изобретение может быть использовано в цифровых системах управления электродвигателями, источниками питания и т.п. Цель изобретения расширение функциональных возможностей, достигается путем управленияширотно-импульсным модулятором двуполярными цифровыми сигналами и формирования реверсивной передаточнойхарактеристики с насыщением. Для этого в модулятор дополнительно введеныэлемент ИСЮЭ)ЧАЮЩЕЕ ИЛИ 5, элементы И-НЕ 6-8 и элемент 2 И-ИЛИ-НЕ 9.На чертеже также показаны: генератор 1 тактовых импульсов, двоичныйсчетчик 2, двоичный сумматор 3, цифроной задатчик 4, введение элемента 5 позволило получить реверсивнуюхарактеристику, а введение элементов 6-9 обеспечило режим насыщенияна двух ветвях выходной характеристики. Кроме того, в модуляторе уменьшены потери при переключениях силовых ключей в режимах нулевого и максимального выходных сигналов. 1 ил.О 15 го 25 30 35 45 Изобретение относится к области импульсной техники и может быть использовано в цифровых системах управления электродвигателями, источниками питания и т.д.Целью изобретения является расширение функциональных возможностей широтно-импульсного модулятора путем управления им двуполярными цифровыми сигналами и формирования реверсивной передаточной характеристики с насыщением.На чертеже представлена функциональная схема широтно-импульсного модулятора.Широтно-импульсный модулятор содержит генератор 1 тактовых импульсов, двоичный счетчик 2, двоичный сумматор 3, цифровой задатчик 4, элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И-НЕ 6-8 и элемент 2 И-ИЛИ-НЕ 9, причем выход генератора 1 тактовых импульсов соединен со счетным входом двоичного счетчика 2, разрядные выходы которого соединены с первыми входами двоичного сумматора 3, вторые входы которого соединены с выходами и младших разряДов цифрового задатчика 4, прямые и инверсные выхо. ды ш старшых разрядов которого подключены соответственно к входам элементов И-НЕ 6 и 7, выходы которых соединены соответственно с первыми входами элемента 2 И-ИЛИ-НЕ 9, вторые входы которого соединены соответст. - венно с прямыми и инверсными выходами знакового разряда цифрового задатчика 4, а выход - с первым входом элемента И-НЕ 8, выход которого соединен с первой выходкой шиной, а второй вход - с выходом элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соединены соответственно с выходом переноса двоичного сумматора 3 и инверсным выходом знакового разряда цифрового задатчика 4, прямой выход знакового разряда которого соединен с второй выходной шиной. Двоичный счетчик 2 и двоичный сумматор 3 выполняются п-разрядными. Цифровой задатчик 4 выполняется и+ +ш+1-разрядным причем ш+1 разряды должны иметь прямые и инверсные выходы, он может быть выполнен, например, на микросхемах К 155 ТМ 7 и К 155 ТИР. Элемент 5 ИСКЛЮЧАЮЩЕЕ ИЛИ может быт% выполнен, например, на микросхеме К 155 ЛП 5. Широтно-импульсный модулятор работает следующим образом.Когда код цифрового задатчика пол ложителен и не превышает 2 -1, двоичный счетчик 2 производит счет импульсов генератора 1 тактовых импульсов, двоичный сумматор 3 складывает в каждый момент времени код на выходах двоичного счетчика 2 с кодом на выходах младших и разрядов цифрового задатчика 4, при этом отношение длительности импульсов к периоду следования на выходе переноса двоичного сумматора 3 определяется как1 с1 п2"где Х - код на выходе цифрового задатчика;и - разрядность счетчика.При этом на инверсном выходе знакового разряда цифрового задатчика 4 - высокий уровень и сигнал на выходе элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ является инверсным по отношению к сигналу на выходе переноса двоичного сумматора 3, на входах элемента ИНЕ 7 -сигналы высокого уровня, на его выходе - низкий логический уровень, на прямом выходе знакового разряда цифрового задатчика 4 - низкий уровень, следовательно, на выходе элемента 2 И-ИЛИ-НЕ 9 - высокий логический уровень, н сигнал на выходе элемента И-НЕ 8 и первой выходной шине повторяет сигнал на выходе переноса двоичного сумматора 3, при этом на второй выходной шине - низкий логический уровень.Если сигнал цифрового задатчика 4 положителен, но превышает 2 -1, то хотя бы на одном из входов элемента И-НЕ 7 появится низкий логический уровень, а на его выходе - высокий уровень, на двух входах И элемента .2 И-ИЛИ-НЕ 9 - высокие логические уровни, а на его выходе - сигнал низкого уровня, который поступит на вход элемента И-НЕ 8, на выходе которого и первой выходной шине появится высокий логический уровень, соответствующий режиму насыщения широтно-импульсного модулятора. Реверсивная характеристика широтно-импульсного модулятора обеспечивается тем, что при поступлении отрицательного числа в дополнительном коде с цифрового задатчика 4 сигнал высокого уровня с прямого выхода его1272знакового разряда поступает на вторую выходную шину, а с нее - на входуправляющего устройства для изменения направления движения исполнительного устройства, Одновременно сигналс инверсного выхода знакового разряда цифрового задатчика 4 поступаетна один из входов элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и его выходной сигналповторяет сигнал на выходе переноса 10двоичного сумматора 3. При этом навходы элемента И-НЕ 6 поступают сигналы высокого уровня, на его выходе -сигнал низкого уровня, следовательно,на выходе элемента 2 И-ИЛИ-НЕ 9 - 15сигнал высокого уровня, а на выходеэлемента И-НЕ 8 и первой выходнойшине - сигнал, инвертированный относительно сигнала на выходе переносадвоичного сумматора 3. 20Отношение длительности к периодуследования на выходе двоичного сумматора 3 при отрицательных кодах определяется также, как и при положительных, но так как число в дополнительном коде представляет собойдополнение до 2 , т,е.к=2 -М,где М - дополнение, соответствующеекоду Е, а сигнал на выходе модулято- ЗОра - есть инверсия сигнала на выходе переноса двоичного сумматора 3,то длительность импульса на выходеширотно-импульсного модулятора равна длительности паузы на выходе пе 35реноса двоичного сумматора 3 и определяется какТо - омп К 2"-М Мо омо - =1м вогде Т, - период следования импульсов;4 О- длительность импульсов иавыходе переноса двоичногосумматора 3.Таким образом, при отрицательных числах на выходах цифрового задатчи- ф 5 ка 4 отношение длительности импульсов к периоду следования на первой выходной шине широтно-импульсного модулятора определяется делением на м2 кода цифрового задатчика 4, а на 50 второй выходной шине установлен высокийлогический уровень, Если код цифрового задатчика 4 отрицателен и по модулю превышает 2 -1, то хотя бы на один из входов элемента И-НЕ 6 55 поступает низкий логический уровень с выходов его старших разрядов, на выходе элемента И-НЕ 6 устанавлива 493 4ется высокий логический уровень, сле" довательно, на два входа И элемента 2 И-ИЛИ-НЕ 9 поступают высокие уровни, а на его выходе устанавливается низкий уровень, поступающий на один из входов элемента И-НЕ 8 и вызывающий появление высокого логического уровня на первой выходной шине широтно-импульсного модулятора, соответствующего насыщению на отрицатель" ной ветви характеристики модулятора.Введение в широтно-импульсный модулятор элемента 5 ИСКЛЮЧАЗЖ 1 ЕЕ ИЛИ позволило получить реверсную характеристику, а применение трех элементов И-НЕ и элемента 2 И-ИЛИ-НЕ обеспечило режим насыщения на двух ветвях его выходной характеристики.Кроме того, в широтно-импульсном модуляторе нулевому входному сигналу соответствует выходной сигнал низкого логического уровня, а максимальному входному сигналу - выходной сигнал высокого логического уровня, что позволяет уменьшить потери при переключении силовых клйчей .в режимах нулевого и максимального входных сигналовФормула из обретенияЩиротно-импульсный модулятор, содержащий соединенные последовательно генератор тактовых импульсов и двоичный счетчик, разрядные выходы которого соединены с первыми входами двоичного сумматора, вторые входы которого соединены с выходами и младших разрядов цифрового эадатчика, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него дополнительно введены три элемента И-НЕэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент 2 И-ИЛИ-НЕ, причем прямые и инверсные выходы ш старших разрядов цифрового задатчика подключены соответственно к входам первого и второго элементов И-НЕ, выходы которых соединены с первыми входами элемента 2 И-ИЛИ-НЕ, вторые входы которого соединены соответственно с прямыми и инверсными выходами знакового разряда цифрового задатчика, а выход - с первым входом третьего элемента И-НЕ, выход которого соединен с первой выходной шиной, а второй вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы котороРедактор Л. Гратилло Техред А,Кравчук Корректор М. Максимишинец Заказ 6349/56 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 1272493 го соединены соответственно с выхо- да дом переноса двоичного сумматора и хо с инверсным выходом знакового разря- ди Фцифрового задатчика, прямой выд знакового разряда которого соенен с второй выходной шиной.